論文の概要、ライセンス

# (参考訳) 確率的シナプスのための高スループット生成ベクトル自己回帰モデル [全文訳有]

A High Throughput Generative Vector Autoregression Model for Stochastic Synapses ( http://arxiv.org/abs/2205.05053v1 )

ライセンス: CC BY 4.0
T. Hennen, A. Elias, J. F. Nodin, G. Molas, R. Waser, D. J. Wouters and D. Bedau(参考訳) 脳のシナプス接続性と可塑性を模倣することにより、新しい電子ナノデバイスがニューロモルフィックシステムの構築ブロックとして新たな機会を提供する。 新興デバイスに基づく計算アーキテクチャの大規模シミュレーションにおける課題の一つは、デバイス応答、ヒステリシス、ノイズ、および時間領域における共分散構造を、異なるデバイスパラメータ間で正確に捉えることである。 本稿では,最近利用可能になった抵抗メモリセル用電気計測データに基づくシナプスアレイの高スループット生成モデルを用いて,この問題に対処する。 この実世界データをベクトル自己回帰確率過程にマッピングし,デバイスパラメータとその相互相関構造を正確に再現する。 我々は、cpuとgpuの両方の並列化実装を提供し、10億セル以上の配列サイズと、30フレーム/sの4kビデオストリームのピクセルレート以上の毎秒1億重量更新のスループットを示しています。

By imitating the synaptic connectivity and plasticity of the brain, emerging electronic nanodevices offer new opportunities as the building blocks of neuromorphic systems. One challenge for largescale simulations of computational architectures based on emerging devices is to accurately capture device response, hysteresis, noise, and the covariance structure in the temporal domain as well as between the different device parameters. We address this challenge with a high throughput generative model for synaptic arrays that is based on a recently available type of electrical measurement data for resistive memory cells. We map this real world data onto a vector autoregressive stochastic process to accurately reproduce the device parameters and their cross-correlation structure. While closely matching the measured data, our model is still very fast; we provide parallelized implementations for both CPUs and GPUs and demonstrate array sizes above one billion cells and throughputs exceeding one hundred million weight updates per second, above the pixel rate of a 30 frames/s 4K video stream.
公開日: Tue, 10 May 2022 17:08:30 GMT

※ 翻訳結果を表に示しています。PDFがオリジナルの論文です。翻訳結果のライセンスはCC BY-SA 4.0です。詳細はトップページをご参照ください。

翻訳結果

    Page: /      
英語(論文から抽出)日本語訳スコア
A High Throughput Generative Vector Autoregression Model for Stochastic Synapses T. Hennen 1, A. Elias 2, J. F. Nodin 3, G. Molas 3,4, R. Waser 1, D. J. Wouters 1, and D. Bedau 2,∗ 1IWE II, RWTH Aachen University, Aachen, Germany 2Western Digital San Jose Research Center, CA, USA 3CEA, LETI, MINATEC Campus, Grenoble, France 4Now with Weebit Nano Ltd. A High Throughput Generative Vector Autoregression Model for Stochastic Synapses T. Hennen 1, A. Elias 2, J. F. Nodin 3, G. Molas 3,4, R. Waser 1, D. J. Wouters 1, and D. Bedau 2,∗ 1IWE II, RWTH Aachen University, Aachen, Germany 2Western Digital San Jose Research Center, CA, USA 3CEA, LETI, MINATEC Campus, Grenoble, France 4Now with Weebit Nano Ltd。
訳抜け防止モード: 確率的シナプス t. hennen 1 に対する高スループット生成ベクトル自己回帰モデル a. elias 2, j. f. nodin 3, g. molas 3,4, r. waser 1, d. j. wouters 1, d. bedau 2,∗ 1iwe ii。 rwthアーヘン大学, ドイツ, アーヘン 2western digital san jose research center ca , usa 3cea , leti , minatec campus , grenoble , france 4now with weebit nano ltd. (英語)
0.81
Correspondence*: daniel.bedau@wdc.com 対応*: daniel.bedau@wdc.com 0.62
ABSTRACT By imitating the synaptic connectivity and plasticity of the brain, emerging electronic nanodevices offer new opportunities as the building blocks of neuromorphic systems. シナプス接続と脳の可塑性を模倣することで、新しい電子ナノデバイスはニューロモルフィックシステムのビルディングブロックとして新たな機会を提供する。 0.78
One challenge for largescale simulations of computational architectures based on emerging devices is to accurately capture device response, hysteresis, noise, and the covariance structure in the temporal domain as well as between the different device parameters. 新興デバイスに基づく計算アーキテクチャの大規模シミュレーションにおける課題の一つは、デバイス応答、ヒステリシス、ノイズ、および時間領域における共分散構造を、異なるデバイスパラメータ間で正確に捉えることである。 0.82
We address this challenge with a high throughput generative model for synaptic arrays that is based on a recently available type of electrical measurement data for resistive memory cells. 本稿では,最近利用可能になった抵抗メモリセル用電気計測データに基づくシナプスアレイの高スループット生成モデルを用いて,この問題に対処する。 0.79
We map this real world data onto a vector autoregressive stochastic process to accurately reproduce the device parameters and their cross-correlation structure. この実世界データをベクトル自己回帰確率過程にマッピングし,デバイスパラメータとその相互相関構造を正確に再現する。 0.78
While closely matching the measured data, our model is still very fast; we provide parallelized implementations for both CPUs and GPUs and demonstrate array sizes above one billion cells and throughputs exceeding one hundred million weight updates per second, above the pixel rate of a 30 frames/s 4K video stream. 我々は、cpuとgpuの両方の並列化実装を提供し、10億セル以上の配列サイズと、30フレーム/sの4kビデオストリームのピクセルレート以上の毎秒1億重量更新のスループットを示しています。 0.64
Keywords: Neuromorphic Computing, Machine Learning, Emerging Technologies, Stochastic Model, Synapse, ReRAM, Julia, GPU キーワード:ニューロモルフィックコンピューティング、機械学習、新興技術、確率モデル、シナプス、レRAM、Julia、GPU 0.65
1 INTRODUCTION Recent trends in computing hardware have placed increasing emphasis on neuromorphic architectures implementing machine learning (ML) algorithms directly in hardware. 1 計算ハードウェアの最近のトレンドは、ハードウェアに機械学習(ml)アルゴリズムを直接実装するニューロモルフィックアーキテクチャに重点を置いている。 0.76
Such bio-inspired approaches, through in-memory computation and massive parallelism, excel in new classes of computational problems and offer promising advantages with respect to power consumption error resiliency. このようなバイオインスパイアされたアプローチは、インメモリ計算と大規模並列処理を通じて、計算問題の新たなクラスに優れ、消費電力のエラーレジリエンスに関して有望な利点を提供する。 0.59
While CMOS-based neuromorphic computing (NC) implementations have made substantial progress recently, new materials and physical mechanisms may ultimately provide better opportunities for energy efficiency and scaling [1, 2, 3]. cmosベースのニューロモルフィックコンピューティング(nc)の実装は近年大きく進歩しているが、新しい材料と物理的メカニズムは最終的にエネルギー効率とスケーリングの機会を提供するかもしれない。
訳抜け防止モード: CMOSベースのニューロモルフィックコンピューティング(NC)の実装は近年大きく進歩している。 新しい材料と物理的メカニズムが 最終的にはエネルギー効率の より良い機会をもたらすかもしれない スケーリング [ 1 , 2 , 3 ]
0.79
A specific functionality required in NC applications is the ability to mimic synaptic connections and plasticity by allowing the storage of large numbers of interconnected and continuously adaptable resistance values. NCアプリケーションで必要とされる特定の機能は、多数の相互接続された連続的な抵抗値の保存を可能にすることでシナプス接続と可塑性を模倣する能力である。 0.74
Several candidate memory technologies such as MRAM, ReRAM, PCM, CeRAM, are emerging to cover this behavior using different physical mechanisms [4, 5, 6, 7]. MRAM, ReRAM, PCM, CeRAM などいくつかの候補メモリ技術が, 物理機構の異なる [4, 5, 6, 7] を用いて, この動作をカバーしている。 0.83
Among these, ReRAM is attractive for its simplicity of materials and device structure, providing the necessary CMOS compatibility and scalability [8]. その中でもReRAMは、材料とデバイス構造の単純さに魅力があり、CMOSの互換性とスケーラビリティが必要とされる[8]。 0.70
ReRAM is essentially a two terminal nanoscale electrochemical cell, whose variable resistance state is based on manipulation of the point defect configuration in the oxide material (depicted in Fig 1). reramは基本的に2つの終端ナノスケール電気化学セルであり、可変抵抗状態は酸化物材料の点欠陥配置の操作に基づいている(図1に示す)。 0.86
This 1 2 2 0 2 これ 1 2 2 0 2 0.53
y a M 0 1 y a m 0 1 である。 0.63
] E N . s c [ 1 v 3 5 0 5 0 ]EN。 sc [ 1 v 3 5 0 5 0 0.30
. 5 0 2 2 : v i X r a . 5 0 2 2 : v i X r a 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 1. In analogy to biological synapses, two terminal solid state nanodevices such as ReRAM can store synaptic weights as electrical resistance states. 図1に示す。 生物学的シナプスと類似して、ReRAMのような2つの末端固体ナノデバイスはシナプス重みを電気抵抗状態として保存することができる。 0.56
The devices, consisting simply of patterned metal-insulatormetal material stacks, have an adjustable resistance level determined by the ionic configuration inside the insulating layer. パターン化された金属-絶縁金属材料スタックからなるデバイスは、絶縁層内部のイオン構成によって決定される抵抗レベルを有する。 0.82
This nano-ionic mechanism also exhibits non-ideal properties such as stochasticity and noise. このナノイオン機構はまた、確率性やノイズのような非理想的性質を示す。 0.57
redox-based switching mechanism is intrinsically analog, allowing stable resistance levels to be stored and adjusted through application of bipolar voltage stimuli. レドックスベースのスイッチング機構は本質的に類似しており、二極電圧刺激を用いて安定した抵抗レベルを保存および調整することができる。 0.67
However, non-idealities such as stochasticity, nonlinearity, and noise are prominent features of these devices that critically impact the performance of neuromorphic systems composed of them [9]. しかし, 確率性, 非線形性, ノイズなどの非理想性は, それらからなる神経形系の性能に重要な影響を及ぼす。 0.69
Modern ML models have reached an astonishingly large and ever-increasing size, with recent examples exceeding a hundred billion weights [10]. 現代のMLモデルは驚くべきほど大きく、常に増加するサイズに達しており、最近の例は100億ポンドを超える[10]。
訳抜け防止モード: 現代のMLモデルは驚くほど大きく、さらにサイズも大きくなりました。 最近の例では 体重が100億以上です [10]
0.73
Before comparable neuromorphic hardware using artificial solid-state synapses can become a reality, large-scale network designs need to first be implemented and evaluated in computer simulations. 人工固体シナプスを用いた同等のニューロモルフィックハードウェアが現実になる前に、大規模なネットワーク設計をコンピュータシミュレーションで実装し、評価する必要がある。 0.67
Training, validation, and optimization of such networks is a process that involves a huge number of simulated devices, voltage pulses, and current readouts. このようなネットワークのトレーニング、検証、最適化は、膨大な数のシミュレーションデバイス、電圧パルス、現在の読み出しを含むプロセスである。 0.73
Within this process, it is important to accurately consider the constraints of the underlying hardware in detail. このプロセスでは、基盤となるハードウェアの制約を詳細に検討することが重要である。 0.77
Therefore, lightweight, fast, and accurate stochastic simulations of the individual synaptic devices is a key requirement. したがって、個々のシナプスデバイスに対する軽量で高速で正確な確率シミュレーションが重要な要件である。 0.74
Traditionally, device modelling begins with a physical description of the materials and processes involved. 伝統的に、デバイスモデリングは、関連する材料やプロセスの物理的記述から始まる。 0.73
In the case of ReRAM, the physical situation is immensely complicated with many degrees of freedom, and accurate modelling is a wide-scale and ongoing research undertaking. ReRAMの場合、物理的な状況は多くの自由度で非常に複雑であり、正確なモデリングは広範囲で進行中の研究である。 0.70
Efforts in this direction are motivated by advancing an understanding of physical and chemical dependencies that can in principle inform design choices on physically justified grounds. この方向への取り組みは、物理的に正当化された根拠でデザインの選択を原則的に伝えることができる物理的および化学的依存関係の理解を前進させることによって動機づけられる。
訳抜け防止モード: この方向への努力は 物理的に正当化された根拠に基づいて設計上の選択を原則的に伝えることができる物理的および化学的依存関係の理解の進歩。
0.65
In the past decade, many different computational techniques have been employed to furnish device models, from ab initio density-functional theory (DFT), molecular dynamics (MD), kinetic Monte Carlo (KMC), finite element method (FEM), as well as ordinary differential equation (ODE) and differential algebraic equation (DAE) solvers [11, 12, 13, 14, 15]. 過去10年間では、アブ初期密度汎関数理論(DFT)、分子動力学(MD)、動力学モンテカルロ(KMC)、有限要素法(FEM)、常微分方程式(ODE)、微分代数方程式(DAE)解法(11, 12, 13, 14, 15]など、多くの異なる計算手法がデバイスモデルの構築に用いられてきた。 0.80
The resulting models exist on a spectrum of physical abstraction, such that the cost of increasing computational speed is generally a trade-off in physical accuracy/detail [16]. 結果として得られたモデルは物理的抽象化のスペクトル上に存在し、計算速度を上げるコストは一般に物理精度/詳細[16]のトレードオフとなる。 0.73
Device models that naturally encompass stochasticity do so at the cost of complexity needed to compute the physical scenario in high detail. 確率性を自然に包含するデバイスモデルは、物理的シナリオを詳細に計算するために必要な複雑さのコストでそれを行う。 0.72
For example, atomistic KMC simulates switching processes with atomic precision and is inherently stochastic but requires hours of computation per cycle even for small individual cell volumes (e g 125 nm2 [17]). 例えば、原子論的kmcは、原子の精度でスイッチングプロセスをシミュレートし、本質的には確率的であるが、小さな細胞量(例 125 nm2 [17])であっても、1サイクルあたりの計算時間を必要とする。
訳抜け防止モード: 例えば、原子論的KMCは原子精度でスイッチングプロセスをシミュレートする 本質的に確率的であるが、小さな個々の細胞体積(eg 125 nm2 [ 17 ] )であっても、サイクル当たりの計算時間を必要とする。
0.72
At the other end of the spectrum, dynamic models based on numerical solutions of ODE systems are designed to run significantly faster while sometimes aiming to remain physically realistic. スペクトルの反対側では、ODEシステムの数値解に基づく動的モデルは、物理的に現実的なままでいながら、かなり高速に動作するよう設計されている。 0.69
However, their higher speed invariably comes at the cost of approximations, しかし、それらの高い速度は常に近似のコストで現れる。 0.74
2 2 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
simplifications, and omissions of physical reality. 物理的な現実の単純化と欠如。 0.65
Typically, device operation is distilled to a dynamical description of one or two state variables, such as a conducting filament length, radius, or a defect concentration. 通常、装置操作は、導電性フィラメントの長さ、半径または欠陥濃度のような1つまたは2つの状態変数の動的記述に蒸留される。 0.78
Due in part to ambiguity in their high dimensional parameter space, a given ODE model encompasses a diverse range of possible cell behaviors and has the flexibility to approximately match measurement data [18, 19]. 与えられたodeモデルは、その高次元パラメータ空間の曖昧性により、様々な可能な細胞挙動を包含し、ほぼ一致する測定データ[18,19]に対する柔軟性を有する。 0.83
However, fitting the model to data is commonly an ad-hoc, manual, and/or unspecified procedure. しかし、このモデルをデータに適用することは、通常、アドホック、マニュアル、および/または特定されていない手順である。 0.48
Having dispensed with the atomistic sources of variability, ODE models are fully deterministic by default. 変動性の原子論的源を欠いたODEモデルは、デフォルトでは完全に決定論的である。 0.63
Where stochasticity is required, it is accounted for by injecting noise into the state variables or parameters of the model [20, 21, 22]. 確率性が必要な場合には、モデル[20,21,22]の状態変数やパラメータにノイズを注入することで説明される。 0.74
Due to the unique experimental challenges posed by electrical measurement of ReRAM, the data used for fitting is not necessarily statistically sufficient nor measured under relevant electrical conditions and timescales. ReRAMの電気的測定によって生じるユニークな実験的な課題のため、適合に使用されるデータは必ずしも統計的に十分ではなく、関連する電気的条件や時間スケールで測定される。 0.68
While models can be tuned by hand to roughly match the dispersion observed in a measurement [23, 24], they generally fail to accurately reproduce the complex statistical properties of actual devices. モデルは、[23, 24]で観測された分散とほぼ一致するように手動で調整できるが、一般に実際の装置の複雑な統計特性を正確に再現することができない。 0.79
The main purpose of ODE device models is to be computationally efficient enough to support circuit simulation. ODEデバイスモデルの主な目的は、回路シミュレーションをサポートするのに十分な計算効率である。 0.84
Still, nonlinear ODE solvers require many finely spaced timesteps and a considerable amount of total time to compute dynamical trajectories. それでも非線形ODEソルバは、動的軌跡を計算するのに多くの細かな時間ステップとかなりの時間を要する。 0.68
Although they have been successfully used to demonstrate small scale circuitry such as logic elements and small crossbar arrays [25, 26, 27, 28], benchmarks or indications of run time for ODE-based simulations have so far not been supplied. これらは論理要素や小さなクロスバー配列(25,26,27,28]のような小規模回路の実証に成功しているが、odeベースのシミュレーションのベンチマークや実行時間の表示は今のところ提供されていない。 0.77
With the exception of extremely small ML model sizes on the order of 103 weights or below, demonstrations of network performance are expected to remain computationally intractable via conventional circuit simulation. 103重量以下のMLモデルの極めて小さなサイズを除いて、ネットワーク性能の実証は従来の回路シミュレーションによって計算的に難航することが期待されている。 0.83
In this article, we address these device modelling challenges with a new type of generative model for arrays of artificial synapses. 本稿では,これらのデバイスモデリングの課題を,人工シナプス配列の新たな生成モデルを用いて解決する。 0.84
The main objective of the model is to accurately reproduce the statistical properties of fabricated devices while remaining computationally lightweight. このモデルの主な目的は、計算的に軽量でありながら、製造されたデバイスの統計特性を正確に再現することである。
訳抜け防止モード: モデルの主な目的は 計算的に軽量でありながら、製造装置の統計的特性を正確に再現する。
0.82
Starting with newly available electrical measurement data as an input, this phenomenological model is systematically fit using a well defined statistical regression analysis. 入力として新たに利用可能な電気測定データから始めると、この現象学モデルはよく定義された統計的回帰分析を用いて体系的に適合する。 0.68
The exclusive use of easily computable analytical expressions provides close quantitative agreement with relevant experimental observation. 計算が容易な解析式を排他的に用いることは、関連する実験観察と密接な定量的な一致をもたらす。 0.51
Taking advantage of parallel resources on a modern CPU and GPU, we demonstrate the ability to simulate hundreds of millions of synaptic connections with over 108 weight updates per second. 現代のcpuとgpuの並列リソースを利用することで、毎秒108回以上の重み付け更新を行い、数億のシナプス接続をシミュレートできることを実証する。 0.70
With its high throughput and low memory footprint, the model can be usefully employed to simulate large arrays of solid-state synapses for investigation of emerging NC concepts on a relevant scale. 高いスループットとメモリフットプリントにより、このモデルは関連するスケールでNCの概念を研究するために大量の固体シナプスをシミュレートするのに有用である。 0.70
2 METHOD The basic requirement for an electronic device serving as an artificial synapse is to moderate the flow of electrical signals through connections in a network. 2 人工シナプスとして機能する電子機器の基本的な要件は、ネットワーク内の接続を介して電気信号の流れを緩和することである。 0.78
Left undisturbed, the device ideally maintains a fixed weight, or dependence between the voltage across the two device terminals, U, and the resulting current through the device, I. Further, for learning there must be some means of affecting the weight in a durable way. 残った状態では、この装置は、理想的には2つのデバイス端末Uをまたがる電圧と、デバイスを介して生じる電流との依存性を保ち、また、学習するためには、耐久性のある方法で重量に影響を与える何らかの手段が必要である。
訳抜け防止モード: 乱れたままだ 装置は、理想的には2つのデバイス端子u,uにまたがる電圧間の一定の重みまたは依存を維持できる。 装置を通した電流は 学習には、耐久性のある方法で体重に影響を与える何らかの方法が必要となる。
0.73
ReRAMs are bipolar devices that have an adjustable (potentially nonlinear) non-volatile resistance state, which is based on the size and shape of a conducting filament that partially or fully bridges the insulating gap of the oxide material. reramは調整可能な(潜在的に非線形な)不揮発性抵抗状態を有するバイポーラデバイスであり、酸化物材料の絶縁ギャップの一部または完全に橋渡しする導電性フィラメントのサイズと形状に基づいている。 0.88
Simplistically, when U exceeds certain threshold levels, the resistance state begins to transition toward lower or higher values depending on the voltage polarity, which corresponds to growth and shrinkage of the conducting filament. 単純化すると、u が一定の閾値を超えると、抵抗状態は、導電性フィラメントの成長と収縮に対応する電圧極性に応じて低い値またはより高い値に遷移し始める。 0.81
When the filament only partially bridges the insulating gap, conduction may be limited for example by tunneling through a Schottky barrier of a material interface, leading to a relatively high resistance levels [29, 8]. フィラメントが絶縁ギャップを部分的に橋渡しするだけの場合、例えば材料界面のショットキー障壁をトンネルで通過することで伝導が制限され、抵抗レベルが比較的高い[29, 8]。 0.79
As the filament grows and gradually bridges the gap, the resistance decreases as conduction transitions into the ohmic type. フィラメントが成長して徐々にギャップを埋めるにつれて、伝導がオーミックタイプに遷移するにつれて抵抗は減少する。 0.71
Frontiers 3 辺境 3 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 2. Resistance states reached in a synaptic ReRAM device through application of voltage pulses exhibit a probabilistic dependence on past states, leading to long range correlations that also involve other parameters such as the voltage thresholds required for switching. 図2。 電圧パルスを用いることでシナプス型ReRAMデバイスに到達した抵抗状態は過去の状態に確率的依存を示し、スイッチングに必要な電圧閾値などの他のパラメータも含む長い範囲の相関をもたらす。 0.81
Starting with effectively infinite state possibilities, represented by the three cells on the left, an applied voltage pulse brings about a set of transition probabilities to many possible future states (right). 左の3つのセルで表される事実上無限の状態の可能性から始めると、印加された電圧パルスは、多くの将来の状態(右)に遷移確率をもたらす。 0.76
In designing our model, we place high priority on speed and fitting accuracy. モデルの設計において、我々は速度と精度に高い優先順位を付ける。 0.76
One of the beginning assumptions is that in every possible device state, the current can be represented by a linear mixture of two fixed polynomials in U. These two polynomials, which are each estimated from a fit to measurement data, can be thought of as limiting cases for the highest possible high resistance state, IHHRS(U ), and lowest possible low resistance state, ILLRS(U ). この2つの多項式は、それぞれ測定データに適合して推定されるもので、可能な限り高い抵抗状態であるIHHRS(U)と最小の低抵抗状態であるILLRS(U)の制限ケースと考えることができる。
訳抜け防止モード: 初期の仮定の1つは、可能なすべてのデバイス状態においてである。 電流はUの2つの固定多項式の線形混合で表すことができる。 それぞれが測定データに適合していると見積もられています 可能な限り高い抵抗状態であるIHHRS(U)の極限ケースと考えることができる。 そして、最小の低抵抗状態 , ILLRS(U )。
0.74
The device current in all possible resistance states is then given by 可能な全ての抵抗状態における装置電流は 0.78
I(r, U ) = rIHHRS(U ) + (1 − r)ILLRS(U ), I(r, U ) = rIHHRS(U ) + (1 − r)ILLRS(U ) 0.39
(1) conveniently reducing the description of the conduction in the material to a single state variable 0 < r < 1. (1) 材料中の導電性の記述を1つの状態変数 0 < r < 1 に簡便に還元する。 0.63
This set of functions are able to be efficiently evaluated by Horner’s algorithm and serve as a close enough approximation to the true non-linear conduction behavior for our purposes. この関数の集合はホーナーのアルゴリズムによって効率的に評価され、我々の目的のために真の非線形伝導挙動に十分近い近似として機能する。 0.79
In ReRAM, the overall resistance state as well as the transition behavior is affected by a vast number of different possible configurations of ionic defects in the material, giving rise to the observed stochastic behavior and history dependence (Fig. 2). reramでは、全体の抵抗状態と遷移挙動は、材料のイオン欠陥の非常に多くの異なる構成に影響され、観測された確率的挙動と履歴依存性(第2図)が引き起こされる。 0.79
Rather than attempting to describe the ionic transport physically, we turn instead to measurement data to directly provide the necessary statistical information. イオン輸送を物理的に記述するのではなく、測定データを用いて必要な統計情報を直接提供する。 0.76
A discrete multivariate stochastic process based on a Structural Vector Autoregression (SVAR) model is fit to the data and used to generate latent variables that guide the state evolution of simulated memory cells. 構造ベクトル自己回帰(SVAR)モデルに基づく離散多変量確率過程は、データに適合し、シミュレーションメモリセルの状態変化を導く潜伏変数を生成するために使用される。 0.84
As a cell is exposed to voltage signals, new terms of the SVAR model are realized by a sum of easily computable linear transformations of past states and pseudorandom vectors. セルが電圧信号にさらされると、過去の状態と擬似ランダムベクトルの計算が容易な線形変換の和によってSVARモデルの新たな用語が実現される。 0.82
As an overview, the experimental and simulation approach that will be elaborated in this section can be 概説として,本項で詳述する実験とシミュレーションのアプローチについて概説する。 0.71
shortly summarized as follows: 略して以下のようにまとめる。 0.46
4 4 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
1. A fabricated ReRAM cell is experimentally driven through a large number of resistance cycles by 1. 作製されたReRAMセルは、多数の抵抗サイクルを実験的に駆動する。 0.80
applying a continuous periodic voltage signal while measuring the resulting current. 出力電流を計測しながら連続周期電圧信号を印加する。 0.81
2. A time series of feature vectors, xn, composed of resistance values and switching threshold voltages, 2.抵抗値としきい値の切替電圧からなる特徴ベクトルxnの時系列 0.67
is extracted from each of the measured cycles. それぞれの測定サイクルから抽出されます 0.72
3. A discrete stochastic process, x∗ 3.離散確率過程 x∗ 0.59
reproduce the measured distributions as well as the long range correlation structure of xn. 測定された分布と xn の長距離相関構造を再現する。 0.75
4. An array of simulated cells are instantiated according to independent realizations of x∗ 4. シミュレーションされた細胞の配列は x∗ の独立な実現に基づいてインスタンス化される 0.53
n to represent cycle-to-cycle variations, together with a random scaling vector sm to represent device-to-device variations. デバイス間のバリエーションを表すランダムなスケーリングベクトルsmとともに、サイクル・ツー・サイクルのバリエーションを表す。
訳抜け防止モード: n to represent cycle - to - cycle variation, with a random scaling vector sm デバイス - to - デバイスのバリエーションを表す。
0.70
n, is constructed to enable generation of simulated feature vectors that nはシミュレートされた特徴ベクトルを生成するために作られています 0.67
5. Two programming methods are exposed for each cell; one to apply voltages and another to make realistic current readouts. 5. 各セルに2つのプログラミング方法が露出し、1つは電圧を印加し、もう1つは現実的な電流読み出しを行う。 0.70
Applied voltages above the generated thresholds alter the device state, following an empirical structure which encodes the resistance transition behavior and allows access to a range of resistance states. 生成された閾値を超える印加電圧は、抵抗遷移挙動を符号化し、様々な抵抗状態へのアクセスを可能にする経験的構造に従ってデバイス状態を変更する。 0.75
Each voltage driven resistance cycle triggers the generation of new stochastic terms from x∗ 各電圧駆動抵抗サイクルは、x∗から新しい確率項を生成する。 0.77
n, which govern the progression to future states. 将来の国家への進行を 支配するnです 0.65
2.1 Data collection For the purposes of stochastic modelling, electrical measurement data is needed that capture relevant information about the internal state of a memory cell and its variation cycle-to-cycle (CtC) and device-todevice (DtD). 2.1 データ収集 確率モデリングの目的では、メモリセルの内部状態とその変動サイクル・トゥ・サイクル(ctc)およびデバイス・デバイス(dtd)に関する関連する情報を取得するための電気計測データが必要である。 0.76
However, ReRAM measurements performed at operational speed typically make exclusive use of rectangular voltage pulse sequences, which yield very little useful state information. しかし、運用速度で実施されるReRAM測定は、通常、矩形電圧パルスシーケンスを排他的に利用し、非常に有用な状態情報しか得られない。
訳抜け防止モード: しかし、運用速度でのReRAM測定は通常、矩形電圧パルスシーケンスを排他的に利用する。 有効な状態情報はほとんど得られません
0.71
On the other hand, measurements applying continuously swept voltage signals while sampling the resulting current are more suitable because much more information is collected each cycle, such as switching threshold voltages, current-voltage nonlinearity, resistance states, and transition behavior. 一方,しきい値電圧の切替,電流-電圧非線形性,抵抗状態,遷移挙動など,各サイクル毎により多くの情報が収集されるため,電流をサンプリングしながら連続的にスウェプト電圧信号を印加する測定がより適している。 0.84
Conventionally, measurements employing voltage sweeps are carried out using the source measure units (SMUs) of commercial semiconductor parameter analyzers (SPAs). 従来、商用半導体パラメータアナライザ(SPA)のソース測定単位(SMU)を用いて電圧スイープを用いた測定を行う。 0.80
However, SMUs make heavy use of averaging to measure noisy signals at high resolution and thus sample too slowly to collect cycling data in a meaningful quantity. しかし、SMUは高分解能でノイズ信号を測定するために平均化を多用しているため、周期データを有意な量に収集するには時間がかかりすぎる。
訳抜け防止モード: しかし、SMUは高分解能雑音信号の測定に平均化を多用している あまりにゆっくりサンプルを採取し 意味のある量のサイクリングデータを収集します
0.76
Furthermore, because two-terminal switching devices are prone to electrical instability and runaway transitions, voltage sweeping measurements usually require integrated current limiting transistors to avoid destruction or rapid degradation of the cell. さらに、2端子スイッチングデバイスは電気不安定や暴走遷移を起こしやすいため、電池の破壊や急速な劣化を避けるために、電圧スイーピング測定は通常、集積電流制限トランジスタを必要とする。 0.65
This presents a significant fabrication overhead and limits the materials available for study. これは重要な製造オーバーヘッドを示し、研究に利用可能な材料を制限する。 0.66
In light of these challenges, the input data for the present stochastic model was acquired using a custom measurement technique, introduced in detail in a recent publication [30]. これらの課題を踏まえて,近年の論文[30]で詳細に紹介されたカスタム計測技術を用いて,現在の確率モデルの入力データを得た。 0.80
The setup uses an external current-limiting amplifier circuit to allow for collection of sweeping measurements at over six orders of magnitude higher speeds than SMUs, while also eliminating the cumbersome requirement of on-chip current limiting. このセットアップでは、外部の電流制限増幅回路を使用して、SMUよりも6桁以上の速度でスイーピング測定を収集すると同時に、オンチップ電流制限の面倒な要求を排除している。 0.63
The ReRAM cell used for measurement of cycling statistics (Fig. 3) was fabricated using a combination of atomic layer deposition (ALD) and physical vapor deposition (PVD) [31]. サイクリング統計測定に用いるレラムセル(第3図)を原子層堆積 (ald) と物理的蒸着 (pvd) [31] の組み合わせを用いて作製した。 0.72
The material stack from bottom to top was TiN / ALD HfO2 (10 nm) / PVD Ti (20 nm) / PVD TiN (100 nm). 材料スタックはTiN / ALD HfO2 (10 nm) / PVD Ti (20 nm) / PVD TiN (100 nm) であった。 0.76
The device was electrically isolated with contact pads leading directly to the top and bottom device electrodes, using no access transistor or added series resistance. デバイスは、アクセストランジスタや直列抵抗を追加することなく、上層と下層デバイス電極に直結する接触パッドで電気的に分離された。 0.77
Using a fixed 100 µA current limit in the SET polarity, the pristine cell was electroformed by application of 100 µs duration triangular pulses with incrementally increasing amplitude until a current jump was recorded near 3 V. For all subsequent cycling, a 1.5 V amplitude 10 KHz triangular waveform was applied. SET極性に固定された100μA電流限界を用いて, 電流ジャンプが3V付近に記録されるまで振幅が漸増する100μs持続三角波を印加し, 1.5V振幅10KHzの三角波を印加した。 0.78
The cell was first exercised for 2.4 × 106 cycles before 106 additional cycles were collected for analysis. 細胞はまず2.4 × 106 サイクルで運動し、106 サイクルを追加して分析した。 0.77
Current (I) and voltage (U) waveforms were simultaneously recorded with 8-bit resolution and with a sample rate of 1,042 samples per cycle. 電流(I)と電圧(U)の波形は8ビットの解像度で同時に記録され、サンプルレートは1サイクルあたり1,042サンプルであった。
訳抜け防止モード: 8ビット解像度で電流(I)と電圧(U)波形を同時に記録した。 サンプルレートは1サイクルあたり1,042です
0.84
Frontiers 5 辺境 5 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 3. Scanning electron micrographs of the ReRAM cell design used for electrical measurement. 図3。 走査型電子マイクログラフによるレラムセル設計の電気計測への応用 0.77
(A) shows a cross-section of the cell, and (B) shows a zoom-in of the resistive memory between metalization layers M4 and M5. (a)セルの断面を示し、(b)金属化層m4とm5の間の抵抗メモリのズームインを示す。 0.80
The measured current array was smoothed with a moving average filter to improve the quality of the raw data before further analysis. 測定した電流アレイを移動平均フィルタで平滑化し, 原データの品質を更に解析する前に改善した。 0.89
An adaptive rectangular window size was used in order to preserve current steps in the signal, with the maximum window size of 25 samples gradually reducing to a minimum of 3 samples at the pre-detected locations of SET transitions of each cycle. 適応長方形ウィンドウサイズは信号の現在のステップを保存するために用いられ、最大25サンプルのウィンドウサイズは、各サイクルのセットトランジションの予め検出された場所で最低3サンプルまで徐々に減少する。 0.85
After smoothing, the contiguous I and U waveforms were split into indexible cycles at most positive value of the periodic applied voltage (see Fig 4). 平滑化後、連続したIとUの波形は周期印加電圧の最も正の値でインデックス可能なサイクルに分割された(図4参照)。 0.74
Each cycle exhibits the following temporal sequence of states and events: a high resistance state (HRS), a transition (SET) out of the HRS into the following low resistance state (LRS), and finally another transition (RESET) into the next HRS. 各サイクルは、高抵抗状態(HRS)、高抵抗状態(LRS)から次の低抵抗状態(LRS)への遷移(SET)、そして最後に次のHRSへの別の遷移(RESET)である。
訳抜け防止モード: 各サイクルは、次の時間的な状態と事象のシーケンスを示す:高い抵抗状態(HRS)。 HRSから次の低抵抗状態(LSS)への遷移(SET) そして最後に、別の遷移(RESET )が次の HRS に移行します。
0.85
Current vs. voltage (I, U) plots for a subset of the collected cycles are shown in Fig 5, which highlights the significant stochastic CtC variations. 収集されたサイクルのサブセットに対する電流対電圧(i, u)プロットが図5に示され、重要な確率的ctc変動を強調する。 0.82
The observed characteristics are typical for ReRAM subjected to voltage controlled sweeps — on average, there is relatively higher voltage non-linearity in the HRS than in the LRS, and the SET transitions are abrupt with respect to the applied voltage, while the RESET transitions proceed relatively gradually over a voltage range of approximately 700 mV. 観測された特性は、電圧制御されたスイープを受けるReRAMにおいて典型的であり、平均すると、RSよりもHRSの電圧非直線性は相対的に高く、SET遷移は印加電圧に対して急激であり、RESET遷移はおよそ700mVの電圧範囲で相対的に進行する。 0.79
2.2 Feature extraction The full I, U cycling measurement just described consists of over 16 GB of numerical data and would not be practical to model on a point-by-point basis. 2.2 特徴抽出 記述した全I, Uサイクリング測定は16GB以上の数値データで構成されており、ポイント・バイ・ポイントでモデル化することは現実的ではない。 0.69
Therefore, we aim to compress the dataset while retaining enough information such that the full (I, U) characteristics can be approximately reconstructed from the compressed representation. したがって、圧縮表現から全(i,u)特性を大まかに再構成できるように十分な情報を保持しながら、データセットを圧縮することを目指している。 0.77
Accordingly, the full dataset is reduced to a vector time series of distinguishing features of each cycle. これにより、全データセットは各サイクルの特徴を区別するベクトル時系列に縮小される。 0.84
Four scalar features were chosen for extraction: the value of the HRS, RH [Ω], the SET threshold voltage, US[V ], the value of the LRS, RL[Ω], and the RESET voltage, UR[V ]. 抽出には,hrs値,rh[ω]値,設定しきい値電圧,us[v]値,lrs値,rl[ω]値,リセット電圧ur[v]の4つのスカラー特徴が選択された。
訳抜け防止モード: 抽出には4つのスカラー特徴が選択された : HRSの値, RH[Ω]、SET閾値電圧、US[V]。 LRS, RL[Ω ] と RESET 電圧 UR[V ] の値。
0.66
We denote the series as 私たちはそのシリーズを述べる 0.74
RH,n US,n RL,n UR,n ~RH,n US,n RL,nUR,n 0.39
 =   =  0.42
RH US RL UR ~RH US RL UR 0.39
n where n = {1, 2, . . . , 106} is the set of cycle indices. n n = {1, 2, . . . , 106} はサイクルインデックスの集合である。 0.59
The feature vector elements, whose precise definition follows, are chronologically ordered from top to bottom as they occur in the measurement dataset. 正確な定義を持つ特徴ベクトル要素は、測定データセットで発生するように、上から下まで時系列的に順序づけられる。 0.77
xn = , (2) xn = , (2) 0.43
6 6 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 4. Measured time dependence of I and U waveforms resulting from the ReRAM cycling experiment. 図4。 ReRAMサイクリング実験によるIおよびU波形の時間依存性の測定 0.73
The waveforms are divided into 106 indexed cycles, the first three of which are shown. 波形は106個の指数サイクルに分けられ、最初の3つが示される。 0.75
From this dataset, the periodic temporal sequence of the states and events of each cycle (HRSn, SETn, LRSn, RESETn) is extracted and subject to statistical modelling. このデータセットから、各周期の状態と事象(HRSn, SETn, LRSn, RESETn)の周期的時間列を抽出し、統計的モデリングを行う。 0.74
The SET voltage US, or the voltage where the cell resistance abruptly decreases, is extracted from each cycle as the absolute value of the linearly interpolated U corresponding to the first level crossing of I = −50 µA. i = −50 μaの第1レベルの交差に対応する線形補間uの絶対値として、各サイクルから設定電圧usまたはセル抵抗が突然減少する電圧を抽出する。 0.75
The RESET voltage UR, defined as the voltage where the reset process begins, is determined from the I datapoints by peak detection using simple comparison of neighboring samples. リセットプロセスが開始される電圧として定義されるRESET電圧URは、隣接するサンプルの簡単な比較によるピーク検出によりIデータポイントから決定される。 0.85
Here, only the increasing section of the voltage sweep with U > 0 is considered. ここでは、U>0の電圧スイープの上昇部のみを考慮する。 0.68
The voltage corresponding to the first encountered peak with prominence ≥ 5 µA is taken as the RESET voltage. プロミネンス5μA以下の第1のピークに対応する電圧をREET電圧とする。 0.69
If no peak satisfies this criterion, the peak with maximum prominence is taken instead. この基準を満たすピークがなければ、その代わりに最大確率のピークを取る。 0.74
The device current for any static state is approximated in our model as a polynomial function of the applied voltage. 任意の静的状態のデバイス電流は、適用電圧の多項式関数としてモデルで近似される。 0.84
The values of RH and RL are likewise extracted from least squares polynomial fits to appropriate subsets of the measured (I, U ) data of each cycle. RHおよびRLの値は、各サイクルの測定(I, U)データの適切な部分集合に適合する最小二乗多項式から同様に抽出される。 0.86
The HRS is fit with a 5th degree polynomial on the decreasing U sweep in the variable range US + 0.1 V ≤ U ≤ 1.5 V and −25 µA ≤ I ≤ 80 µA, and the LRS is fit with a 3rd degree polynomial on the increasing part of the V sweep in the range −0.7 V ≤ U ≤ UR − 0.05 V and −80 µA ≤ I ≤ 120 µA. HRS は変数範囲 US + 0.1 V ≤ U ≤ 1.5 V および −25 μA ≤ I ≤ 80 μA の減少 U の5次多項式に適合し、LSS は V の上昇部分 −0.7 V ≤ U ≤ U ≤ UR − 0.05 V および −80 μA ≤ I ≤ 120 μA の3次多項式に適合する。 0.84
The fits are constrained such that the 0th フィットは0番目のように制約されています 0.44
Frontiers 7 辺境 7 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 5. A subset of the 106 measured (I, U) cycles used as input to the stochastic model. 図5。 確率モデルへの入力として使用される106サイクルのサブセット(I, U)。 0.70
The black arrowed path shows the average (I, U) curve and its temporal direction. 黒矢印の経路は、平均(I, U)曲線とその時間方向を示す。 0.80
Different cycle indices are represented by colored paths, which show significant statistical variation. 異なるサイクル指標は、有意な統計的変動を示す色付きパスで表される。 0.78
order coefficient equals 0 A, and the 1st order coefficient is ≥1 nA/V. 順序係数は0Aと等しく、1次係数は1nA/Vである。 0.78
The values of RH and RL are then defined as the static resistance of the respective polynomials at a fixed voltage U0 = 200 mV. rh と rl の値は、固定電圧 u0 = 200 mv における各多項式の静的抵抗として定義される。 0.79
An overview of the result of this feature extraction is given in Fig 6. この特徴抽出の結果の概要は、図6で示されています。 0.83
The 106 cycles proceeded without 106サイクルはそのまま進行した 0.65
significant long-term drift from the overall mean value, 全体的な平均値から重要な長期的ドリフト。 0.63
166.5 kΩ  , 0.85 V 8.2 kΩ 0.72 V 166.5kΩ 。 0.85 V 8.2 kΩ 0.72 V 0.43
¯xn = (3) but with significant variations in each feature between cycles. ※xn= (3) しかし、それぞれの特徴はサイクルによって大きく異なる。 0.45
A prominent characteristic of this data is that it is strongly correlated over long cycle ranges, as quantified in Fig 14. このデータの特徴は、図14で定量化されているように、長い周期の範囲で強く相関していることである。 0.74
The asymmetric marginal distributions for each of the features were very well resolved due to the large number of samples, and they did not accurately converge to any analytical probability density function (PDF) in common use, including the normal and log-normal. それぞれの特徴に対する非対称な辺縁分布は, サンプル数の多さから非常によく解決され, 正常値や対数正規値を含む解析的確率密度関数 (PDF) に正確に収束することはなかった。 0.82
2.3 Stochastic Modelling 2.3 確率モデリング 0.64
This section will introduce the statistical methods used to model the internal states of an array of synaptic ReRAM devices, including CtC and DtD variability effects. 本稿では,CtC と DtD の変動効果を含む一連のシナプス型 ReRAM デバイスの内部状態をモデル化するための統計的手法を紹介する。 0.81
The handling of voltages applied to the cells as well as the simulation of realistic readouts of the resistance states will also be established. 細胞に印加された電圧の処理や、抵抗状態の現実的な読み出しのシミュレーションも確立される。 0.69
To help orient the reader, the overall structure of the generative model that will be described is provided in advance in Fig. 7. 読み手の向き付けを支援するため、図7には、記述される生成モデルの全体構造が予め記載されている。 0.76
2.3.1 Cycle-to-cycle (CtC) variations 2.3.1 サイクル・トゥ・サイクル(ctc)のバリエーション 0.61
In seeking to represent the input time series xn with a stochastic process, the main goals are to recreate the marginal distributions as well as the correlation structure of its vector components. 入力時系列 xn を確率過程で表現しようとするとき、主な目的は限界分布とベクトル成分の相関構造を再現することである。 0.61
To achieve the first goal with high generality, we use an approach based on transformation of the measured densities to and from the standard normal distribution N (0, 1). 高い一般性で最初の目標を達成するために、測定された密度の標準正規分布 N (0, 1) への変換に基づくアプローチを用いる。 0.78
This way, a single process can be used to achieve any set of marginals presented by the input data, with the relatively unrestrictive requirement that this base このようにして、単一のプロセスは入力データによって提示される任意の限界値の集合を達成するのに使用することができる。
訳抜け防止モード: このようにして、単一のプロセスが使用できる 入力データによって提示される任意の限界を達成する この基地は 比較的厳しい要件で
0.81
8 8 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 6. A view of the feature vector time series extracted from each of 106 measured (I, U) cycles. 図6。 測定された106サイクル(I, U)それぞれから抽出した特徴ベクトル時系列のビュー。 0.76
Each feature, which represents either a resistance state or a switching voltage, has its marginal histogram shown on the right. それぞれの特徴は抵抗状態またはスイッチング電圧を表すもので、その辺縁のヒストグラムが右側に示されている。 0.84
process generates normal marginals. プロセスは通常の限界を生成する。 0.48
Notationally, we define and apply an invertible, smooth mapping Γ : R4 → R4 that normalizes the marginal distributions of the vector components, 記法的には、ベクトル成分の辺分布を正規化する可逆な滑らかな写像 γ : r4 → r4 を定義して適用する。 0.70
where a hatted variable signifies that it is distributed as N (0, 1). 憎悪変数は、それが n (0, 1) として分配されることを意味する。 0.57
We then construct a base process (cid:98)x∗ 次に基本過程 (cid:98)x∗ を構築する。 0.67
n whose marginals are normal, and finally transform its output back to the original data distributions via the inverse map Γ-1. n の辺が正規であり、最終的にその出力は逆写像 γ-1 を介して元のデータ分布に変換される。 0.64
The overall process x∗ n is thus defined, 全体プロセス x∗ したがって n は定義される。 0.72
n n =(cid:98)xn, n n =(cid:98)xn, 0.44
(4)  RH (4)  ~RH 0.40
US RL UR xn = US RL UR xn = 0.43
Γ−→ (cid:98)x∗ Γ−→ (cid:98)x∗ 0.33
n =   (cid:98)R∗ H(cid:98)U∗ S(cid:98)R∗ L(cid:98)U∗ n =  (cid:98)R∗ H(cid:98)U∗ S(cid:98)R∗ L(cid:98)U∗ 0.41
R   (cid:98)RH(cid:98)US (cid:98)RL(cid:98)UR R∗ R  RH(cid:98)US(cid:98) RL(cid:98)URR∗ 0.42
H S U∗ R∗ U∗ へっ S U∗ R∗ U∗ 0.40
L  Γ うーん  Γ 0.43
-1−−→ = x∗ n, -1−−→ x∗ n である。 0.40
(5) n R n where a star indicates a generated random variable to distinguish from variables originating from measurement data. (5) n R n 恒星は、測定データから派生した変数と区別するために生成されたランダム変数を示す。 0.47
This type of density transformation procedure is a widely used technique for working with arbitrary distributions, which finds application in a variety of fields and can be constructed in many different ways [32, 33]. このタイプの密度変換法は任意の分布を扱うために広く用いられている手法であり、様々な分野に適用でき、様々な方法で構成することができる[32, 33]。 0.86
While the transformation is trivially constructed in the case where the target quantile function and its inverse are each analytically defined, we do not make this assumption in the present scenario. 変換は対象の量子関数とその逆関数がそれぞれ解析的に定義される場合に自明に構成されるが、現在のシナリオではこの仮定は成立しない。 0.80
A Frontiers 9 A 辺境 9 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
a Σ γ A B Ci あ Σ γ A B チ 0.46
Umax p Uread ∆f Umax p Uread (複数形 Ureads) 0.37
Imin Imax 民(いみん) Imax 0.27
nbits (cid:98)sm nbits (cid:98)sm 0.42
Γ-1 sm (cid:98)x∗ Γ-1 sm (cid:98)x∗ 0.36
n n Γ-1 x∗ n シュン Γ-1 x∗ 0.42
n r Iread σI n (cid:55)→ {n + 1, . . . , n + p} n r 読み σI n (cid:55)→ {n + 1, . , n + p} である。 0.56
y∗ m,n Ua IADC ∀n ∈ {1, . . . , N} y∗ m,n ウア IADC は n ∈ {1, . , N} である。 0.57
∀m ∈ {1, . . . , M} m ∈ {1, . , M} である。 0.75
Scale factor for Σ a Device covariance Σ Coefficients for Γ-1 γ SVAR contemp. σ のスケール係数 γ-1 γ svar の共分散 σ 係数。 0.51
parameters A SVAR noise amplitudes B SVAR lag parameters Ci Umax Max. パラメータ A SVARノイズ振幅 B SVARラグパラメータ Ci Umax Max。 0.72
voltage applied p Uread ∆f Imin Imax nbits Imin Imax nbits に印加された電圧 0.79
HHRS, LLRS coefficients Readout voltage Readout bandwidth Min. current of ADC Max. hhrs, llrs係数読み出し電圧読み出し帯域幅min. adc max電流 0.66
current of ADC Number of ADC bits ADC ビットの ADC ビットの電流 0.75
(cid:98)sm (cid:98)x∗ (cid:98)sm (cid:98)x∗ 0.38
Γ-1 sm n x∗ y∗ r Ua Iread σI IADC sm-n x∗ y∗ r Ua Iread σI IADC 0.38
m,n n n N (0, aΣ) sample Inverse normalizing map Device scale vector White noise vector SVAR process Median cycling process Device cycling process Device state variable Applied voltage pulse(s) Readout current (noiseless) Readout noise amplitude ADC readout m,n n n N (0, aΣ)サンプル逆正規化マップ デバイススケールベクトル ホワイトノイズベクトルSVARプロセス サイクリングプロセス デバイスサイクリングプロセス 状態可変印加電圧パルス(s) リードアウト電流 (ノイズレス) リードアウトノイズ振幅 ADC リードアウト 0.52
Constant node Stochastic node 定数ノード 確率ノード 0.60
Deterministic node Observed node 決定論的ノード 観察ノード 0.62
Function Plate 0D 機能 プレート 0D 0.65
1D 2D 3D Figure 7. 1D 2D 3D 図7。 0.48
Graphical model depicting the relationships between all parameters and latent variables involved in the stochastic synapse model. 確率的シナプスモデルに関連するすべてのパラメータと潜在変数の関係を記述するグラフィカルモデル。 0.81
Plate notation is used to represent N switching cycles of M devices, each yielding an observed readout current. プレート表記はMデバイスのNスイッチングサイクルを表すために用いられ、それぞれが観測された読み出し電流を得る。 0.74
The dotted recurrent arrow denotes a connection to each of the p following frames, as needed by the history dependent stochastic process. ドット化されたリカレント矢印は、歴史依存確率過程で必要とされるように、各pフレームへの接続を表す。 0.65
simple numerical method in this case is a so-called quantile transform, where the input and output quantile functions are each discretely sampled and the transformation is defined through a direct map between bins or through interpolation. この場合の単純な数値法はいわゆる量子変換であり、入力と出力の量子関数はそれぞれ個別にサンプリングされ、変換はビン間の直接写像や補間を通して定義される。 0.80
The main requirement for Γ in our model, however, is that its inverse (Eq. 5) is easy to evaluate without causing cache misses due to memory access, thus it is preferable to avoid referencing and interpolation of large look-up tables. しかし、このモデルにおけるγの主な要件は、その逆(eq.5)がメモリアクセスによるキャッシュミスを生じさせることなく簡単に評価できることであり、大規模なルックアップテーブルの参照や補間を避けることが望ましい。 0.84
The forward transformation (Eq. 4), on the other hand, only needs to be computed once for model fitting and is not used for the generating process. 一方、前方変換(eq. 4)はモデルフィッティングのために一度だけ計算される必要があり、生成プロセスには使用されない。 0.76
We therefore define Γ-1 as essentially a quantile transform, operating on each feature independently, that is evaluated from a fit of the quantiles to a specific analytic function. したがって、基本的には量子化変換として定義され、各特徴に対して独立に作用し、量子化の適合性から特定の解析関数へ評価される。 0.62
Namely, Γ-1((cid:98)xn) = exp つまり 1((cid:98)xn) = exp 0.38
γ1((cid:98)RH,n)  = xn, γ2((cid:98)US,n) γ3((cid:98)RL,n) γ4((cid:98)UR,n) γ1((cid:98)RH,n) > = xn, γ2((cid:98)US,n) γ3((cid:98)RL,n) γ4((cid:98)UR,n) 0.44
(6) where γ1-γ4 are each 5th degree polynomials, and the exponential function is applied element-wise. (6) γ1-γ4 は各5次多項式であり、指数関数は要素ごとに適用される。 0.56
The coefficients of the polynomials are fit to standard normal quantiles vs. those of the respective (log) features, sampled at 500 equally spaced values between 0.01 and 0.99. 多項式の係数は通常の量子化に適合し、各(log)特徴の係数は0.01から0.99の間の500の等間隔でサンプリングされる。 0.75
The fitted polynomials are checked for 適合した多項式がチェックされる 0.62
10 10 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
monotonicity within four standard deviations above and below zero, and the forward transformation, ゼロ以下の4つの標準偏差と前方変換における単調性。 0.69
γ-1 1 (log RH,n) γ-1 2 (log US,n) γ-1 3 (log RL,n) γ-1 4 (log UR,n) γ-1 1 (log RH,n) γ-1 2 (log US,n) γ-1 3 (log RL,n) γ-1 4 (log UR,n)
訳抜け防止モード: γ-1 1 (log rh, n ) γ-1 2 (log us, log us) である。 n ) γ-1 3 ( log rl , n ) γ-1 4 ( log ur , n )
0.49
 =(cid:98)xn, xn = (cid:98) xn である。 0.51
Γ(xn) = (7) シュ(xn) = (7) 0.50
is computed using numerical inverse of the γ polynomials. γ 多項式の逆数を用いて計算される。 0.78
A visualization of the function Γ as well as the 関数 t と t の可視化 0.45
marginal histograms corresponding to input series xn and output series(cid:98)xn, are shown in Fig 8. 入力系列xnと出力系列(cid:98)xnに対応する辺縁ヒストグラムを図8に示す。 0.79
Figure 8. Visualization of the invertible normalizing transformation Γ that is applied to the measured feature vectors before fitting with a base stochastic process. 図8。 基本確率過程に適合する前に測定された特徴ベクトルに適用される可逆正規化変換γの可視化。 0.77
The left column shows the marginal PDFs of the vector time series xn extracted from measurement. 左カラムは、測定から抽出したベクトル時系列xnの辺りのPDFを示す。 0.76
The center column shows the input and output quantile-quantile plots with the fitted log-polynomial function used to transform the distributions (here, Q denotes the quantile function of its argument). 中心の列は、その分布を変換するために用いられる対数多項式関数(ここでは Q はその引数の量子関数を表す)で入力および出力量子化プロットを示す。 0.76
The right column is the result of applying Γ to the input 右の列は入力に s を適用する結果である 0.81
data, producing(cid:98)xn whose elements are normally distributed. データ、(cid:98)xnを生成し、その要素は通常分散している。 0.61
Now that we have transformed the input measurement data into a normalized vector time series(cid:98)xn, a 現在、入力測定データを正規化されたベクトル時系列(cid:98)xn, aに変換する。 0.77
suitable stochastic process will be chosen for fitting. 適当な確率過程が適当に選択される。 0.67
This process should serve as a useful approximation to the true physical mechanisms that generated the data, capturing the long-range correlation structure このプロセスは、データを生成する真の物理的メカニズムに有用な近似として役立ち、長距離相関構造をキャプチャする。 0.72
Frontiers 11 辺境 11 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
of the observed features. Time series analysis is broadly used across scientific and engineering domains, but despite its applicability to the rich statistical behavior displayed by resistive switching devices, device models have not yet widely employed dependent stochastic processes. 観察された特徴の 時系列解析は、科学と工学の領域で広く使われているが、抵抗スイッチングデバイスによって示されるリッチな統計行動に適用可能であるにもかかわらず、デバイスモデルは依存確率過程を広く採用していない。 0.73
Many models and analyses assume for convenience that features are independently and identically distributed according to a normal or lognormal PDF [20, 34]. 多くのモデルや分析は、特徴が独立して正規または対数正規のPDF[20, 34]に従って同一に分散されているという利便性を前提としている。 0.61
However, there is not a strong theoretical basis for this assumption in a highly nonlinear and path-dependent system based on continuous evolution of conducting filaments. しかし、導電フィラメントの連続的進化に基づく非常に非線形で経路依存的なシステムでは、この仮定の強い理論的基礎は存在しない。 0.75
Dependent stochastic processes, on the other hand, more appropriately allow for a description of the dependence of future states on past states. 一方、従属確率過程は、過去の状態に対する将来の状態の依存についてより適切に記述することができる。 0.70
Simple models in the category of Markov chains have been considered as generating processes for memory cells. マルコフ連鎖のカテゴリにおける単純なモデルは、メモリセルの生成プロセスと見なされている。 0.76
A rudimentary example is a 1-dimensional random walk process, where each future state is computed as a random additive perturbation on the previous state [22]. 初歩的な例は1次元のランダムウォークプロセスであり、各将来の状態を前の状態 [22] におけるランダム加法摂動として計算する。 0.70
While random walk represents a reasonable short range approximation, it has the well known property that the expected absolute distance between the initial value and the Nth value is proportional to N for large N, causing the process to eventually drift to unphysical values without the use of artificial constraints. ランダムウォークは妥当な短距離近似を表すが、初期値と N 値の間の期待絶対距離が大きな N に対して N に比例していることはよく知られた性質を持ち、最終的には人工的な制約を使わずに非物理的値にドリフトする。 0.78
√ Autoregressive (AR) models are simple univariate processes sharing some characteristics of random walk, but based additionally on a deterministic linear dependence on past observations. √ 自己回帰モデル(Autoregressive (AR) model)は、ランダムウォークのいくつかの特徴を共有する単純な単変量過程であるが、過去の観測に対する決定論的線形依存にもとづく。
訳抜け防止モード: √ 自己回帰(AR)モデルは、ランダムウォークの特徴を共有する単純な単変数プロセスである。 さらに 過去の観測に 決定論的線形依存を
0.60
Each new term of an AR(p) (AR of order p) model is computed by linear combinations of p previous (lagged) values together with a noise term, producing processes that are wide-sense stationary and mean-reverting within suitable parameter ranges [35, 36]. 次数 p の AR(p) モデルの各新項は、ノイズ項と共に p 前の(ラベル付き)値の線形結合により計算され、適切なパラメータ範囲[35,36]内において、広義の定常かつ平均反転のプロセスを生成する。 0.86
The few times they have appeared in the literature, low order models like AR(1) and AR(2) were used to describe state variables independently (e g a sequence of high and/or low resistance states) [37, 38]. 文献に数回現れるが、AR(1)やAR(2)のような低次モデルは、状態変数(例えば、高抵抗状態と低抵抗状態の列)を独立に記述するために使用された[37, 38]。 0.75
Here we pursue a more comprehensive statistical description of the interrelations p (cid:29) 1. ここで、より包括的な相互関係 p (cid:29) 1 の統計記述を追求する。 0.72
This is enabled by the use of a VAR(p) model (vector AR of order p), which is the multivariate counterpart of the AR model applicable to discrete vector time series [35, 36]. これは、離散ベクトル時系列 [35, 36] に適用可能なARモデルの多変量対応であるVAR(p)モデル(位数 p のベクトル AR)を使用することによって実現される。 0.87
between the different variables contained in the vectors(cid:98)xn which takes into account long range correlations 長い範囲の相関を考慮に入れたベクトル(cid:98)xnに含まれる異なる変数の間 0.88
We adopt in particular a Structural VAR (SVAR) formulation of the model, which is a factorization that makes the relationships between the contemporaneous (same index) variables explicit. 特に,同時期(同指数)変数間の関係を明示する因子化である,構造的var(svar)によるモデル定式化を採用する。 0.72
The model has the form モデルはフォームを持っています 0.71
A(cid:98)x∗ A(cid:98)x∗ 0.39
n = p(cid:88) n = p(cid:88) 0.42
i=1 Ci(cid:98)x∗ i=1 である。 Ci(cid:98)x∗ 0.35
n−i + Bn, n-i + B である。 0.50
(8) (9) where A, B, and Ci are 4 × 4 matrices of model parameters, and n is a 4-dimensional standard white noise process. (8) (9) ここで、A, B, Ci はモデルパラメータの 4 × 4 行列であり、n は4次元標準白色雑音過程である。 0.57
With this formulation we impose a general structure of causal ordering for the generated random variables consistent with the chronological chain of measurement events. この定式化により,生成した確率変数に対して,測定事象の時系列連鎖と一致した因果順序付けの一般構造を課す。 0.72
Within this structure, each variable may have a causal and deterministic effect on all future variables within range p, as visualized by the graph of Fig 9. この構造の中で、各変数は、図9のグラフで示されているように、範囲 p 内の全ての将来の変数に対して因果的および決定論的効果を持つことができる。 0.66
The size of these effects are all subject to fitting via the coefficients of the model. これらの効果の大きさはすべて、モデルの係数を通して適合する。 0.77
Constraints on the structural parameters, 構造パラメータの制約。 0.58
 1 A =  1 A = 0.43
0 0 0 1 A21 1 A31 A32 A41 A42 A43 0 0 0 1 A21 1 A31 A32 A41 A42 A43 0.39
 , B = 0 0 0 1 は、B = 。 0 0 0 1 0.62
B11 0 0 0 -B11 0 0 0 0.45
 0 B22 0 0  0 b22 0 である。 0.54
0 0 B33 0 0 0 b33 0 である。 0.58
0 0 0 B44 0 0 b44 である。 0.64
enforce the desired causal structure while assuming an uncorrelated noise driving process. 非相関ノイズ駆動過程を仮定しながら、所望の因果構造を強制する。 0.68
Model fitting was performed using the Python statsmodels package [39], wherein a VAR(p) model is first fit by ordinary モデルフィッティングはpythonstatsmodelsパッケージ[39]を使用して行われ、var(p)モデルが最初に通常に適合する。 0.81
12 12 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
least squares regression, and a maximum likelihood estimate is then used to determine the structural decomposition. 最小二乗回帰(英語版)と最大確率推定(英語版)を用いて構造分解を決定する。
訳抜け防止モード: 最小二乗回帰。 そして、構造分解を決定するために最大度推定が用いられる。
0.70
1,n 2,n 3,n ~1,n ※2,n ~3,n 0.69
4,n 0.984 4,n。 0.984 0.34
0.945 0.908 0.945 0.908 0.29
0.921 (cid:98)R∗ 0.921 (出典98)R∗ 0.47
H,n−1 (cid:98)U∗ H,n−1 (cid:98)u∗ 0.38
S,n−1 (cid:98)x∗ S,n−1 (cid:98)x∗ 0.38
n−1 (cid:98)R∗ n−1 (出典98)R∗ 0.47
H,n 0.043 0.021 H,n 0.043 0.021 0.34
(cid:98)U∗ (cid:98)u∗ 0.36
S,n 0.111 0.057 S,n 0.111 0.057 0.34
0.028 (cid:98)R∗ 0.028 (出典98)R∗ 0.47
L,n−1 0.037 L,n−1 0.037 0.34
-0.002 (cid:98)U∗ -0.002 (cid:98)u∗ 0.30
R,n−1 0.023 R,n−1 0.023 0.34
-0.008 -0.139 -0.008 -0.139 0.24
0.070 (cid:98)R∗ 0.070 (出典98)R∗ 0.47
L,n 0.153 -0.011 L,n 0.153 -0.011 0.32
0.010 (cid:98)x∗ 0.010 (cid:98)x∗ 0.33
n 0.180 0.085 n 0.180 0.085 0.34
(cid:98)U∗ (cid:98)u∗ 0.36
R,n nearest temporal contributions to realizations of the random vector (cid:98)x∗ R,n ランダムベクトル (cid:98)x∗ の実現への最も近い時間的寄与 0.57
Figure 9. A weighted graph displaying the causal structure of the utilized SVAR(p) process, showing the n. 図9。 利用したSVAR(p)プロセスの因果構造を示す重み付きグラフはnを示す。 0.69
Arrow weights show the model parameters contained in A, B and the upper triangular part of C1 when fit with p = 100. 矢印重みは、a, b に含まれるモデルパラメータと、p = 100 に適合する c1 の上部三角形部分を示している。 0.75
The actual SVAR(p) model uses many more connections than shown (16p + 10), so that each variable is impacted by all past values of all other variables within cycle range p. 実際のSVAR(p)モデルは、示される(16p + 10)よりも多くの接続を使用するので、各変数はサイクル範囲 p 内の他のすべての変数の過去の値に影響を受ける。 0.78
2.3.2 Device-to-device (DtD) variations 2.3.2 デバイス・ツー・デバイス(DtD)のバリエーション 0.44
So far, we have only considered the statistical modelling of the cycling process of a single memory cell. これまでのところ、単一のメモリセルのサイクリング過程の統計的モデリングは検討されていない。 0.74
However, the purpose of the presented model is to simultaneously simulate a large number of cells in a network. しかし,提案モデルの目的は,ネットワーク内の多数のセルを同時にシミュレートすることである。 0.80
Individual memory devices on a wafer generally show statistical variations, mainly arising due to defects and non-uniformities in fabrication [40, 41]. ウエハ上の個々のメモリデバイスは、主に製造における欠陥と非均一性に起因する統計的変動を示す[40,41]。 0.86
These DtD variations depend strongly on the particular lithography processes and materials used. これらのDtD変異は、使用する特定のリソグラフィープロセスや材料に強く依存する。 0.73
They can also originate from intrinsic factors and are influenced by conditions during the electroforming of each cell [42, 43]. また、各細胞[42, 43]の電気形成の際の条件の影響を受け、内在的因子から生じることもある。 0.75
Because of the potential positive or negative impact on network performance, it is important for the model to account for the DtD variability [41, 44]. ネットワーク性能に潜在的な正あるいは負の影響があるため、モデルがDtDの変動を考慮に入れることが重要である[41,44]。 0.84
The electrical effect of device variability is modelled with each cell using a modification of the same underlying SVAR cycling process. デバイス変動の電気的効果は、同じSVARサイクリングプロセスの修正を用いて各セルでモデル化される。 0.78
Device-specific processes are defined as members of a parametric family of processes, all based on element-wise scaling of x∗ n, where the scaling factors are themselves random vectors. デバイス固有のプロセスはパラメトリックなプロセスの族として定義され、全て x∗ n の要素ワイドスケーリングに基づいており、スケーリング因子はそれ自体がランダムベクトルである。 0.69
The specific process is denoted 特定のプロセスが示されます 0.74
(10) where m = {1, 2, . . . , M} is the device index, (cid:12) is the Hadamard (element-wise) product, and sm are 4 × 1 random vectors drawn from a fixed distribution at cell initialization. (10) ここで m = {1, 2, . . . . , m} はデバイス指標、 (cid:12) はアダマール(要素)積、sm は細胞初期化の固定分布から引き出される 4 × 1 のランダムベクトルである。 0.85
m,n = sm (cid:12) x∗ y∗ n, m,n = sm (cid:12) x∗ y∗ n, 0.45
Frontiers 13 辺境 13 0.64
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
The distribution of sm is chosen so that the features of the median cycles of different devices are distributed and correlated in the same way as the measured cycling data xn. smの分布は、測定されたサイクリングデータxnと同様に、異なるデバイスの中央値サイクルの特徴が分散して相関するように選択される。 0.73
This choice reflects that the covariations of switching features DtD arise in the same physical system with causes and effects that are この選択は、スイッチング特徴DtDの共変が、原因と影響が同じ物理的システムに生じることを反映している。 0.71
comparable to those of the CtC variations. CtCのバリエーションに匹敵する。 0.48
To this end, random vectors(cid:98)sm are drawn from a multivariate この目的のために、ランダムベクトル(cid:98)smは多変量から引き出される 0.71
normal (MVN) distribution and Γ-1 is then reused to map them to the measured CtC distribution, 通常の (MVN) 分布と s-1 は、測定された CtC 分布にマッピングするために再利用される。 0.69
sm = Γ-1((cid:98)sm) (cid:11) Γ-1(0), where(cid:98)sm ∼ N (0, aΣ). sm = γ-1((cid:98)sm) (cid:11) γ-1(0) ここで(cid:98)sm は n (0, aσ) である。 0.71
(11) Σ = cov((cid:98)xn) is the sample covariance of the normalized measurement data, and a is a free scalar Here, the denominator of the Hadamard division ((cid:11)) sets the median scale vector to the identity, parameter providing adaptability to different DtD covariance levels. (11) σ = cov((cid:98)xn) は正規化された測定データのサンプル共分散であり、a は自由スカラーであり、ハダマール分割(((cid:11))の分母は中央値のスケールベクトルを同一性に設定し、パラメータは異なるdtd共分散レベルへの適応性を提供する。
訳抜け防止モード: (11) Σ = cov((cid:98)xn ) は正規化測定データのサンプル共分散である。 a は自由スカラーである ここで、アダマール除算の分母 (cid:11 ) は、中央スケールベクトルを単位に設定し、パラメータは異なる DtD 共分散レベルへの適応性を提供する。
0.84
A robust determination of a requires measurement of many switching cycles across a large number of devices of interest. aのロバストな決定には、多数のデバイス間で多くのスイッチングサイクルの測定が必要である。 0.81
Values in the range a ∈ [1, 1.5] approximately correspond to published DtD measurement samples [40, 41], but improved processing and electroforming procedures may justify the use of a < 1. a ∈ [1, 1.5]の範囲の値は、公表されたDtD測定サンプル [40, 41] とほぼ一致するが、改良された処理および電気加工手順は、<1。 0.78
2.3.3 Control logic 2.3.3 制御論理 0.56
As components of a network, each simulated cell possesses a resistance state that encodes the weight of a connection. ネットワークの構成要素として、各シミュレーションセルは接続の重みを符号化する抵抗状態を有する。 0.79
Voltage pulses directly applied to the cells are used to produce resistance state transitions to update the weights. 細胞に直接印加される電圧パルスは、重量を更新するために抵抗状態遷移を生成するために使用される。
訳抜け防止モード: 細胞に直接印加される電圧パルスは 抵抗状態の遷移を発生させ 重量を更新します
0.80
In this model, applied voltage pulses are distinguished only by a scalar amplitude Ua, whether they are in fact square waveforms or they have a more complex shape of an action potential. このモデルでは、印加電圧パルスはスカラー振幅 ua によってのみ区別される。
訳抜け防止モード: このモデルでは、印加電圧パルスはスカラー振幅uaのみによって区別される。 正方形の波形であろうと それらはアクションポテンシャルのより複雑な形を持っています。
0.79
Although ReRAMs are known to be highly time-dependent devices [45], we assume here that the duration of the pulses is appropriately matched to the experimental timescale, such that a simulated voltage pulse of a given amplitude produces an effect comparable to the experimental voltage sweep at the instant it reaches that same amplitude. ReRAMは、高時間依存デバイス [45] であることが知られているが、ここでは、パルスの持続時間が、所定の振幅のシミュレートされた電圧パルスが、同じ振幅に達した瞬間に実験電圧スイープに匹敵する効果を生じるように、実験時間スケールと適切に一致していると仮定する。 0.75
Possible state modifications in response to an input pulse is computed with respect to I, U sweeps that are reconstructed from each stochastic feature vector generated for each cycle as illustrated in Fig 10. 図10に示すように、各サイクル毎に生成された確率的特徴ベクトルから再構成されたi,uについて、入力パルスに応じて可能な状態変化を算出する。 0.80
Figure 10. Conduction polynomials and threshold voltages allow reconstruction of (I, U) cycles from generated feature vectors. 図10。 導電多項式としきい値電圧は、生成した特徴ベクトルから (i, u) サイクルの再構成を可能にする。 0.51
Simulated resistance switching is such that the conduction state I(r, U ) induced by an applied voltage Ua intersects the reconstructed cycle at U = Ua. 模擬抵抗切替は、印加電圧Uaによって誘導される伝導状態I(r,U)が、U = Uaで再構成サイクルと交差するものである。 0.76
For visual simplicity, the cycle shown begins and ends in the same HRS (RH,n = RH,n+1). 視覚的単純性のために、示されるサイクルは同じ HRS (RH,n = RH,n+1) で始まる。 0.85
14 14 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
As previously specified in eq. 先にeqで規定したとおり。 0.60
1, every possible electrical state of a device is assumed to correspond to a polynomial I(U ) dependence parameterized by a state variable r. 1 装置のあらゆる可能な電気状態は、状態変数rによりパラメータ化された多項式i(u)依存性に対応すると仮定される。 0.82
It is straightforward to calculate that the state variable for a curve passing through an arbitrary (I, U) point is uniquely given by the function 任意の (I, U) 点を通る曲線の状態変数が関数によって一意に与えられるという計算は簡単である。 0.74
r(I, U ) = r(I, U ) = 0.42
ILLRS(U ) − I ILLRS(U ) − I 0.42
ILLRS(U ) − IHHRS(U ) ILLRS(U ) − IHHRS(U ) 0.42
. (12) Therefore the state variable corresponding to any static resistance level R (evaluated at U0) can be calculated using . (12) したがって、任意の静的抵抗レベルR(U0で評価される)に対応する状態変数を計算できる。 0.54
r(R) = ILLRS(U0) − U0R-1 ILLRS(U0) − IHHRS(U0) r(R) = ILLRS(U0) − U0R-1 ILLRS(U0) − IHHRS(U0) 0.42
. (13) The I(U ) curves for the electrical states corresponding to each cycle’s HRS and LRS, hereafter called IHRS,n(U ) and ILRS,n(U ), are defined according to equations (1) and (13) such that their static resistance equals the respective value of R∗ . (13) IHRS,n(U ) および ILRS,n(U ) と呼ばれる各サイクルの HRS および LRS に対応する電気状態に対する I(U ) 曲線は、その静抵抗が R∗ の各値と等しいような方程式 (1) と (13) に従って定義される。 0.58
H,n and R∗ L,n. H,n,R∗ L,n。 0.41
Transitions between HRS and LRS states in response to an applied pulse amplitude Ua follow an empirically motivated structure, represented by the flow chart of Fig 11. 印加パルス振幅Uaに対するRS状態とRS状態の遷移は、図11のフローチャートで表される経験的に動機付けられた構造に従う。 0.75
The SET transition for the nth cycle HRSn → LRSn may occur for negative voltage polarities and follows a simple threshold behavior, fully and instantaneously transitioning the first time a voltage pulse with amplitude Ua ≤ U∗ S,n is applied. n番目の周期 HRSn → LRSn の SET 遷移は負の電圧極性に対して発生し、簡単なしきい値の振舞いに従い、振幅 Ua ≤ U∗ S,n の電圧パルスが印加された最初の時間に完全に瞬時に遷移する。 0.73
In contrast, the RESET transition LRSn → HRSn+1 occurs gradually in the positive polarity with increasing R,n < Ua ≤ Umax, where Umax = 1.5 V is the maximum voltage applied in the voltage Ua in the range U∗ sweeping measurement. 対照的に、RESET遷移 LRSn → HRSn+1 は R,n < Ua ≤ Umax の増加とともに徐々に正極性で発生し、Umax = 1.5 V は範囲 U∗スイーシング測定において電圧 Ua に印加される最大電圧である。 0.84
A transition curve IRESET,n(U ) is defined to connect the (I, U) points of the two limiting states where the RESET transition begins and ends. 遷移曲線IRESET,n(U)は、RESET遷移が開始されて終了する2つの制限状態の(I,U)点を接続するために定義される。 0.89
The functional form of the transition curve is chosen to be the parabola with boundary conditions 遷移曲線の機能形式は境界条件を持つ放物線として選択される 0.82
IRESET,n(U∗ IRESET,n(Umax) = IHRS,n+1(Umax) IRESET,n(U∗ IRESET,n(Umax) = IHRS,n+1(Umax) 0.49
R,n) = ILRS,n(U∗ R,n) = ILRS,n(U∗) 0.46
R,n) = 0. (cid:12)(cid:12)(cid :12)(cid:12)U =Umax R,n) = 0. (cid:12)(cid:12)(cid :12)u =umax 0.42
dIRESET,n dU dIRESET,n デュ 0.44
(14) (15) (16) (14) (15) (16) 0.43
When a voltage pulse in the RESET range is applied, an intermediate resistance state (IRS) results which is calculated with reference to the transition curve such that I(r, Ua) = IRESET,n(Ua). RESET範囲の電圧パルスが印加されると、I(r,Ua) = IRESET,n(Ua)となる遷移曲線を参照して算出される中間抵抗状態(IRS)が生じる。 0.74
Additional RESET pulses with larger amplitudes may be applied to incrementally increase the cell resistance, with HRSn+1 being reached only if Ua ≥ Umax, after which no further RESET switching is possible for the nth cycle. より大きな振幅を持つ追加のリセットパルスは、細胞抵抗を漸進的に増やすために適用され、hrsn+1 が到達するのは ua ≥ umax である。
訳抜け防止モード: 振幅が大きい追加のRESETパルスは、細胞抵抗を漸進的に増大させる。 HRSn+1が到達するのは Ua ≥ Umax 以降、n 番目のサイクルでは、さらなる RESET スイッチングは不可能である。
0.69
After either partial or full RESET, the resistance may only decrease again by entering the following LRSn+1 with a voltage pulse meeting the SET criterion Ua ≤ U∗ 部分的または完全な RESET の後、抵抗は次の LRSn+1 に入ると再び減少し、電圧パルスは SET 基準 Ua ≤ U∗ を満たす。 0.84
S,n+1. 2.3.4 Readout S,n+1。 2.3.4 読み出し 0.43
Simulated current measurements (readouts) for each individual cell can be generated given an arbitrary readout voltage input Uread. 任意の読み出し電圧入力Ureadにより、各セルのシミュレートされた電流測定(読み出し)を生成することができる。 0.74
The noise-free current level simply corresponds to evaluation of I(r, Uread) for each cell. ノイズフリー電流レベルは、各セルに対するi(r, uread)の評価に対応する。 0.76
In any real system, however, current readouts are accompanied by measurement noise, which may impact system performance and even present a fundamental bottleneck. しかし、実際のシステムでは、現在の読み出しには測定ノイズが伴い、システム性能に影響を及ぼし、基本的なボトルネックさえ提示される。 0.66
Furthermore, in digital systems current readouts are converted to finite resolution by analog to digital converters (ADCs). さらに、デジタルシステムでは、現在の読み出しはデジタルコンバータ(ADC)に類似して有限分解能に変換される。 0.71
Due to constraints of power consumption and chip area, ADC resolution is often limited such that digitization is the dominant contributor to the total noise [46]. 消費電力とチップ面積の制約により、デジタル化が全雑音の主要因となるように、ADC分解能が制限されることがしばしばある[46]。 0.79
Many additional noise sources can be considered, such as 1/f noise [47], 1/fノイズ[47]など、さらに多くのノイズ源を考えることができる。 0.74
Frontiers 15 辺境 15 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Cell Initialization n← 1 r ← HRS1 UR ← U∗ 細胞初期化 n > 1 r > HRS1 UR > U∗ 0.33
R,1 Ua ← Pulse Input R,1 ua - パルス入力 0.37
Ua > UR F Ua ≤ U∗ Ua>UR F Ua ≤ U∗ 0.40
S,n T T T T S,n T T T T 0.42
n ← n + 1 n = n + 1 である。 0.56
T Full RESET r ← HRSn T 完全レセト r > HRSn 0.36
in HRS F in LRS HRSでは F LRSでは 0.66
F U ≥ Umax F U ≥ Umax 0.42
in LRS F SET LRSでは F SET 0.54
r ← LRSn LRSn (複数形 LRSns) 0.43
Partial RESET r ← IRSn(Ua) UR ← Ua IRSn(Ua)とIRSn(Ua)は Ua である。 0.36
F F T Figure 11. F F T 図11。 0.51
Logical flow chart showing how applied voltage pulses affect the state of each cell during simulation. 印加電圧パルスがシミュレーション中の各セルの状態に与える影響を示す論理フローチャート。 0.82
Following the experimental observations, SET processes always occur abuptly below a threshold voltage, while partial switching is induced for a range of RESET voltages, with intermediate states bounded for cycle n by resistance values between RL,n and RH,n+1. 実験観察の後、SETプロセスは常に閾値電圧以下で発生するが、部分的なスイッチングは、RL,n と RH,n+1 の間の抵抗値によってサイクル n の中間状態が束縛される。 0.75
As resistance cycling progresses, later terms of the stochastic driving process are used for limiting resistance states and threshold voltages. 抵抗サイクルが進行するにつれて、後続の確率駆動過程は抵抗状態としきい値電圧を制限するために使用される。 0.74
Pulse amplitudes not producing a state change are efficiently disregarded. 状態変化を生じないパルス振幅を効率的に無視する。 0.76
but at minimum the Johnson-Nyquist noise and the shot noise should be included because they represent a lower bound of noise amplitude impacting all systems. しかし、ジョンソン・ナイキストノイズとショットノイズは、全てのシステムに影響を与える低域のノイズ振幅を表すため、少なくとも含めるべきである。 0.73
To account for measurement noise, each individual current readout includes an additive noise contribution drawn from a normal distribution. 測定ノイズを考慮するために、各電流読み出しは、正規分布から引き出された加算雑音寄与を含む。 0.74
The noise amplitude is approximated from the Nyquist and Schottky formulas, ノイズ振幅はNyquist式とSchottky式から近似される。 0.75
(cid:115) σI = (系統:115) σI = 0.54
4kBT Iread∆f 4kBTイレディーフ 0.53
Uread + 2qIread∆f , 読み + 2qireadsf である。 0.52
(17) where ∆f is the noise equivalent bandwidth, kB is the Boltzmann constant, T = 300 K is the temperature, q is the electron charge, Iread is the noiseless current readout, and Uread is the voltage used for readout. (17) f がノイズ等価帯域幅、kb がボルツマン定数、t = 300 k が温度、q が電子電荷、iread が無ノイズ電流読み出し、uread が読み出しに用いる電圧である。
訳抜け防止モード: (17) f が雑音等価帯域幅であるとき、kb はボルツマン定数である。 t = 300 k は温度、q は電子電荷である。 ireadはノイズのない現在の読み出しです。 ureadは読み出しに使われる電圧です
0.60
The total current is then ideally digitized with an adjustable resolution nbits between adjustable minimum Imin and maximum Imax current levels. 合計電流は、調整可能な最小iminと最大imax電流レベルの間の調整可能な解像度nbitで理想的にデジタル化される。 0.71
2.4 Program implementation 2.4 プログラム実装 0.73
To facilitate investigations of neuromorphic systems, model implementations designed to simulate arrays of devices were developed in the Julia programming language. ニューロモルフィックシステムの研究を容易にするため、Juliaプログラミング言語でデバイス配列をシミュレートするモデル実装を開発した。 0.72
Julia is a modern high-level language that is focused on performance and that provides an advanced ML and scientific computing ecosystem. Juliaは、パフォーマンスを重視したモダンなハイレベル言語であり、高度なMLと科学計算エコシステムを提供する。 0.77
Julia 16 ジュリア 16 0.51
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
programs compile to efficient native code for many platforms via the LLVM compiler infrastructure, and a cursory analysis indicated that single threaded CPU performance of a Julia implementation is up to 5,000 times faster than a Python implementation. LLVMコンパイラインフラストラクチャを通じて、プログラムは、多くのプラットフォームで効率的なネイティブコードにコンパイルされる。カーソル解析によると、Julia実装のシングルスレッドCPUパフォーマンスは、Python実装の最大5000倍高速である。 0.79
Furthermore, as modern computational resources are highly parallel, Julia’s support for CPU multi-threading and GPU programming through CUDA.jl [48] is an important advantage. さらに、現代の計算リソースは並列性が高いため、CUDA.jl [48]によるCPUマルチスレッドとGPUプログラミングのサポートは重要な利点である。 0.80
All model parameters corresponding to the device characterized in this article, including different possible SVAR model orders, p ∈ [1, 200], are stored in a binary file which is read in by the program at startup. SVARモデルオーダーの異なるp ∈ [1, 200]を含む、この記事で特徴付けられる装置に対応する全てのモデルパラメータは、起動時にプログラムによって読み込まれるバイナリファイルに格納される。 0.77
Each instantiated cell stores state information and p cycles of history using primarily 32-bit floating point numbers. 各インスタンス化セルは、主に32ビット浮動小数点数を使用して状態情報とpサイクルを格納する。 0.61
The total memory footprint grows linearly with the chosen model order and is approximately 16p + 56 bytes per cell. メモリ総フットプリントは選択したモデル順に線形に成長し、セルあたり約16p + 56バイトである。 0.73
A reduced form VAR process is used to compute realizations of x∗ n, which are lazily evaluated along with the parabolic transition polynomials if and when they are needed. 還元形式 VAR プロセスは x∗ n の実現を計算するために使用され、これはパラボラ遷移多項式とともに遅延的に評価される。 0.69
The majority of the necessary runtime computations are formulated as matrix multiplications, which are heavily optimized operations across many different contexts. 必要な実行時計算の大部分は行列乗算として定式化され、多くの異なるコンテキストにわたって高度に最適化された操作である。 0.56
The present release contains two model implementations in order to suit a wide variety of computing platforms and use cases [49]. このリリースには、幅広いコンピューティングプラットフォームとユースケースに適合する2つのモデル実装が含まれている [49]。 0.73
The first is a CPU optimized version wherein the cells of an array are individually addressable for read/write operations. 1つ目はCPU最適化バージョンで、配列のセルは読み書き操作に個別にアドレス付け可能である。 0.70
These operations are naturally parallelized for multi-core processors by partitioning the cells and assigning each partition to independent threads of execution. これらの操作は、セルを分割し、各パーティションを独立した実行スレッドに割り当てることで、マルチコアプロセッサに対して自然に並列化される。 0.58
The second implementation is a GPU accelerated version compatible with CUDA capable GPUs. 2つ目の実装は、CUDA対応GPUと互換性のあるGPUアクセラレーションバージョンである。 0.62
This version uses a vectorized data structure and parallel array abstractions to take advantage of the implicit parallelism programming model of CUDA.jl. このバージョンでは、CUDA.jlの暗黙の並列プログラミングモデルを活用するために、ベクトル化されたデータ構造と並列配列の抽象化を使用する。
訳抜け防止モード: このバージョンはベクトル化されたデータ構造と並列配列の抽象化を使用する CUDA.jlの暗黙の並列プログラミングモデルを活用する。
0.78
Here, all defined cells are always accessed simultaneously, with each read/write operation employing optimized linear algebra GPU kernels. ここで、定義された全てのセルは、常に同時にアクセスされ、各読み書き操作は最適化された線形代数gpuカーネルを使用する。 0.53
While the GPU implementation integrates well with other ML components risiding in GPU shared memory and achieves higher throughput per cell for large parallel operations, the CPU implementation obtains higher update rates for sparse operations commonly encountered in large-scale models [50, 51]. GPU実装は、GPU共有メモリに属する他のMLコンポーネントとよく統合され、大きな並列操作のためにセル当たりのスループットが向上する一方、CPU実装は、大規模なモデル [50, 51] でよく見られるスパース操作の更新率が高い。 0.66
3 RESULTS As shown visually in the scatterplot of Fig 12, the stochastic process x∗ n generates data that closely resemble the measurement data xn. 3 RESULTS Fig 12の散乱計で示されるように、確率過程 x∗ n は測定データ xn によく似たデータを生成する。 0.78
To quantify the difference between the generated distributions and the empirical distributions, the first Wasserstein distance [52] was calculated element-wise and averaged across 100 realizations of x∗ 生成分布と経験分布の差を定量化するために、第1のwaserstein距離 [52] を要素単位で計算し、x∗ の100個の実現平均値を得た。 0.73
n with length 106. The result, n、長さ106。 その結果は 0.76
W 1(xn, x∗ w1(xn, x∗) 0.84
n) = (18) 5146 Ω n) = (18) 5146 Ω 0.43
937 µV 20 Ω 356 µV 937 μV 20 Ω 356 μV 0.46
 , is much smaller than the mean feature vector, ¯xn (Eq. 3), and independent of the chosen model order.  , 平均特徴ベクトルよりはるかに小さく、xn (Eq.3) であり、選択されたモデル順序とは独立である。 0.62
This shows that the goal of reproducing the measurement distributions is well achieved for the input dataset by using the described method of probability density transformation. このことは, 確率密度変換法を用いて, 入力データセットに対して, 測定分布を再現する目標が十分に達成できることを示す。 0.82
Simulations of full (I, U) cycling measurements [Fig. 13(A)] show close similarity with the measurement data of Fig 5. フル (I, U) サイクリング測定のシミュレーション [図13(A)] は、Fig 5の測定データと密接な類似性を示している。 0.79
Multi-resistance-lev el capability is also demonstrated by a similar simulation involving partial RESET operations by changing the maximum voltage applied [Fig. 13(B)]. 13(b)]の最大電圧を変化させることで、部分リセット操作を含む同様のシミュレーションによって、マルチ抵抗レベル能力が実証される。 0.75
The dependence of the resulting HRS value on the applied voltage reproduces a non-linear characteristic comparable to experimental findings [53, 54]. 得られたHRS値の印加電圧依存性は、実験結果[53,54]に匹敵する非線形特性を再現する。 0.88
Frontiers 17 辺境 17 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 12. Comparison of feature time series extracted from measurement data and those generated by the SVAR-based model. 図12。 測定データから抽出した特徴時系列とSVARモデルによる特徴時系列の比較 0.77
The compared features converge to effectively equivalent distributions and the short-range behavior is qualitatively similar across thousands of cycles. 比較された特徴は効果的に等価な分布に収束し、短い範囲の挙動は数千サイクルにわたって質的に類似している。 0.64
While a full structural analysis of the fitted SVAR(p) model parameters (A, B, Ci) will not be presented here, a few aspects are worthy of note. 適合したsvar(p)モデルパラメータ(a, b, ci)の完全な構造解析はここでは示されないが、注目すべき点がいくつかある。 0.78
For the fit corresponding to the particular device and measurement described here, the white noise terms are by far the dominant contributors to all four modelled features. ここで述べた特定の装置と測定値に対応するように、ホワイトノイズ項は4つのモデル化された特徴全てに対して圧倒的に支配的な貢献者である。 0.63
The contemporaneous terms (A) and first order (C1) terms are the next most significant, which indicates that the most recent cell history is most relevant for generating the proceeding states. 同時項(A)と1次項(C1)は次の重要な用語であり、最新の細胞の歴史が進行状態の生成に最も関係していることを示している。 0.76
Nevertheless, input data correlations persist for many cycles, and the generating process x∗ n successfully reproduces the overall correlation structure of the data up to at least p cycle lags, as shown in detail in Fig 14. それにもかかわらず、入力データ相関は多くのサイクルにわたって持続し、生成プロセスx∗ nは、図14に詳細に示すように、少なくともpサイクルラグまでのデータの全体的な相関構造をうまく再現する。 0.71
Although no physical effects were explicitly put into the model definition, it is important to recognize that they are quantitatively captured and put into a useful statistical context by the SVAR model fitting procedure. モデル定義に物理的効果は明示的には含まれていないが、SVARモデル適合法により定量的に捕捉され、有用な統計的文脈に置かれることを認識することが重要である。
訳抜け防止モード: 物理的効果は明らかにモデル定義に含まれなかった。 認識することが重要です SVARモデル適合法により定量的に捕捉され、有用な統計的文脈に置かれる。
0.72
As seen in the graph of Fig 9, the strongest deterministic coefficients in the fitted model correspond to the relationships fig 9のグラフに見られるように、適合モデルの最も強い決定論的係数は関係に対応する 0.85
(19) (20) (21) (19) (20) (21) 0.42
(22) H,i S,i (22) H,i S,i 0.42
(cid:98)R∗ (cid:98)U∗ (cid:98)R∗ (cid:98)R∗ (cid:98)R∗ (cid:98)U∗ (cid:98)R∗ (cid:98)R∗ 0.34
L,i−1 L,i 0.111−−−−→ (cid:98)U∗ −0.139−−−−→ (cid:98)R∗ 0.153−−−−→ (cid:98)R∗ 0.180−−−−→ (cid:98)U∗ L,i−1 L,i 0.111−−−−−→ (cid:98)U∗ −0.139−−−−→ (cid:98)R∗ 0.153−−−−−→ (cid:98)R∗ 0.180−−−−→ (cid:98)U∗ 0.34
S,i, L,i, L,i, s、i、 L,i。 L,i。 0.45
R,i. Comparable relationships between switching variables have been identified and discussed in physicsbased models and simulations as well as in experimental studies involving various materials [55, 56, 57, 58, 59, 60, 61]. R,i。 物理モデルとシミュレーションおよび各種材料(55, 56, 57, 58, 59, 60, 61)に関する実験的研究において, スイッチング変数間の比較関係が同定され議論されている。 0.65
According to relation 19, larger starting HRS values tend to contribute to a higher SET voltage, 関係19によると、より大きい起動HRS値はより高いSET電圧に寄与する傾向にある。 0.76
18 18 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 13. Two example simulations involving repeated cycling of a single device. 図13。 単一デバイスの繰り返しサイクリングを含む2つの例シミュレーション。 0.61
Voltage pulse sequences were applied with varying amplitude following a triangular envelope, and the (I, U) characteristic of each cycle is plotted in a different color. 電圧パルス列は、三角形のエンベロープに従って異なる振幅で印加され、各サイクルの(I, U)特性は異なる色でプロットされる。 0.82
Subplot (A) shows 300 consecutive cycles between the full voltage range ±1.5 V, with a readout performed after every pulse (inset). Subplot (A)は、全電圧範囲±1.5V間の300連続サイクルを示し、各パルス(インセット)後に読み出しを行う。 0.77
Subplot (B) demonstrates multilevel capability with 300 cycles between -1.5 V and maximum voltage that increases each cycle, from 0.7 V to 1.5 V. Readouts following each cycle are shown in the inset. Subplot (B) は、-1.5 V間の300サイクルと最大電圧で、各サイクルを 0.7 V から 1.5 V に増加させるマルチレベル能力を示す。 0.78
In each case, readouts were simulated using a fixed Uread = 200 mV, including noise and 4-bit quantization between Imin = 0 µA and Imax = 40 µA. いずれの場合も、Imin = 0 μA と Imax = 40 μA の4ビット量子化を含む固定された Uread = 200 mV を用いて読み出しをシミュレートした。 0.78
which is a well known effect due to a reduced driving force for ionic motion at a given applied voltage, as a larger HRS gives both reduced power dissipation as well as a reduced electric field in a thicker insulating gap. これは、与えられた印加電圧でのイオン運動の駆動力の低下によるよく知られた効果であり、より大きなHRSは、より厚い絶縁ギャップにおける電界の減少だけでなく、消費電力の減少をもたらす。 0.68
The subsequent LRS is strongly affected by the SET voltage (relation 20). その後のRSは、SET電圧に強く影響を受ける(リレー20)。 0.66
This can be attributed to the runaway nature of the SET transition and a higher voltage initial condition, and is also connected with the dynamics of the current limiting circuitry [30]. これは、SET遷移の暴走特性と高電圧初期条件に起因し、電流制限回路[30]のダイナミクスとも接続される。
訳抜け防止モード: これは集合遷移の暴走性に起因する可能性がある そして、高電圧初期条件と電流制限回路[30]のダイナミクスとを接続する。
0.62
The LRS value is also strongly correlated with the value of the previous LRS (relation 21), because of the influence of the residual filamentary structure from the previous cycle [62]. LRS値は、前回のサイクル[62]からの残留フィラメント構造の影響により、前回のLSSの値(リレー21)と強く相関する。 0.59
Lastly, relation 22 indicates that higher LRS values tend to have larger reset voltages, which has to do with a balance of factors influencing filament dissolution, including temperature and drift. 最後に、関係22は、高いLSS値がより大きいリセット電圧を持つ傾向を示し、温度やドリフトを含むフィラメント溶解に影響を与える要因のバランスに関係していることを示している。 0.65
This balance depends on the cell materials, operating regime, and internal series resistance [63]. このバランスは、セル材料、動作状態、および内部直列抵抗に依存する[63]。 0.69
3.1 Benchmarks As a benchmark of the throughput of write operations, repeated resistance cycling was induced on arrays of simulated cells under varying conditions. 3.1ベンチマーク 書き込み処理のスループットのベンチマークとして,様々な条件下でシミュレーションセルの配列上に繰り返し抵抗サイクリングが誘導された。 0.62
In each case, voltage pulse sequences to be applied to all defined cells were generated prior to the benchmarks, consisting of amplitudes ±1.5 V with alternating polarity. いずれの場合も、各セルに印加する電圧パルスシーケンスがベンチマークに先立って生成され、交互極性の振幅±1.5vからなる。 0.77
Defined as such, every pulse drives each cell through a transition into its next HRS or LRS. このように定義され、各パルスは各セルを次のHRSまたはLSSへの遷移を通して駆動する。 0.64
The read operation was benchmarked separately under equivalent conditions, reading out the entire array using a fixed readout voltage of Uread = 0.2 V . 読み出し動作は等価条件下で別々にベンチマークされ、Uread = 0.2Vの固定読み出し電圧を用いて配列全体を読み出す。 0.80
The CPU benchmark was performed using an Intel Xeon Silver 4116 CPU, varying the cell array size M, the order of the VAR process p, as well as the number of threads used to perform the operations in parallel. CPUベンチマークは、Intel Xeon Silver 4116 CPUを使用して実行され、セルアレイサイズM、VARプロセスpの順序、および並列処理に使用されるスレッド数を変化させた。
訳抜け防止モード: CPUベンチマークはIntel Xeon Silver 4116 CPUを使用して実施された。 セルアレイサイズM、VARプロセスpの順序を変える また、並列に操作を実行するために使用されるスレッドの数も。
0.76
The resulting read/write throughputs are summarized in Fig 15. 結果の読み書きスループットは、図15で要約される。 0.69
Write throughputs up to 2 × 108 operations per second (OPS) were obtained, which is equivalent to 5 ns per individual write operation. 書き込みスループットは秒間最大2×108演算(OPS)が得られ、個々の書き込み操作につき5 nsと等価である。 0.70
Read operations were nearly an order of magnitude faster than writes, with up to 109 OPS or 1 ns per read operation. 読み込み操作は書き込みよりもほぼ桁違いに高速で、最大109 ops、1読み取り操作あたり1 nsであった。 0.71
Due to the size of necessary matrix multiplications, increasing the VAR order p incurs a cost of write throughput, with a p = 100 model running approximately 4× slower than one with p = 10. 必要な行列乗算のサイズのため、var順序 p の増加は書き込みスループットのコストを伴い、p = 100 モデルは p = 10 の 1 よりも約 4 倍遅い。 0.69
The read operation, in contrast, shows a negligible dependence on the VAR order. 対照的に、読み出し操作は、var順序への無視可能な依存を示す。 0.62
Frontiers 19 辺境 19 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 14. Auto- and cross-correlations of the normalized feature vector components, showing the pearson coefficients ρX,Y of the variables specified in the subplot columns X and rows Y as a function of lag l. 図14。 正規化特徴ベクトル成分の自己相関および相互相関は、サブプロット列xおよび列yで指定された変数のピアソン係数ρx,yをラグlの関数として示す。 0.77
Row variables are lagged with respect to column variables, as denoted by the lag operators LX. ラグ演算子LXで示されるように、ロー変数は列変数に対してラグされる。 0.62
A comparison between measurement data and data generated from SVAR(30) shows extremely close agreement up to SVAR(30)から生成された測定データとデータの比較は、非常に密接な一致を示している。 0.70
cycle range 30. サイクル・レンジ30 0.60
For lags larger than the chosen model order, some of the correlations of(cid:98)x∗ decay more quickly than(cid:98)x. 選択されたモデルオーダーよりも大きなラグに対して、(cid:98)x∗ の相関は(cid:98)x よりも早く減衰する。 0.71
The GPU accelerated version was benchmarked in an analogous way, using the same host machine with an NVIDIA TITAN RTX GPU device. GPUアクセラレーションバージョンは、NVIDIA TITAN RTX GPUデバイスと同じホストマシンを使用して、同様の方法でベンチマークされた。 0.87
The results are shown in dependence of the cell array size M in Fig. 15(B,D). 結果は第15図(B,D)の細胞配列サイズMに依存して示される。 0.77
The GPU implementation overtakes the CPU above M = 106 parallel operations where the entire array is updated, and achieves 2× faster updates and 5× faster readouts for large arrays with M > 107. GPUの実装は、全配列が更新されるM = 106の並列処理を上回っており、M > 107の大規模配列に対する2倍高速な更新と5倍高速な読み込みを実現する。 0.79
However, CPU throughput is applicable to subsets of the array, and may retain an advantage for sparse operations. しかし、CPUスループットは配列のサブセットに適用でき、スパース演算の利点を保っている可能性がある。 0.65
4 DISCUSSION In order to assess the potential of emerging synaptic devices, new lightweight and accurate device models are needed to constitute the millions/billions of weights used in modern machine learning (ML) models. 4 DisCUSSION 新興シナプスデバイスの可能性を評価するために、現代の機械学習(ML)モデルで使われる数百万/億の重量を構成するために、新しい軽量で正確なデバイスモデルが必要である。
訳抜け防止モード: 順に4つの解離 シナプスデバイスの可能性を評価します 新しい軽量で正確なデバイスモデルは 現代の機械学習(ML)モデルで使用される数百万/億の重みを構成する。
0.82
Candidate memory cells such as ReRAM are highly non-linear stochastic devices with complex internal states and history dependence, all of which needs to be explicitly taken into account. ReRAMのような候補メモリセルは、複雑な内部状態と履歴依存を持つ高非線形確率デバイスであり、これら全てを明示的に考慮する必要がある。 0.68
In this article we introduced an efficient generative model for large synaptic arrays, which closely reproduces the statistical behavior of real devices. 本稿では,大規模シナプスアレイの効率的な生成モデルを導入し,実デバイスの統計的挙動をよく再現する。 0.85
Taking advantage of a recently developed electrical measurement technique [30], we systematically fit the model to a dataset that is dense in relevant information about the device state evolution. 最近開発された電気測定技術[30]を利用して、デバイス状態の進化に関する関連する情報に密着したデータセットにモデルを体系的に適合させる。 0.81
Together with 20 一緒に 20 0.55
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
Figure 15. Benchmarks of the read/write operation throughput per cell of the Julia model implementations. 図15。 Juliaモデル実装のセル毎の読み取り/書き込み操作スループットのベンチマーク。 0.73
In (A) and (C), an array of 220 (∼106) cells are simulated on the CPU as a function of number of parallel threads spawned, and the VAR model order p. a)及び(c)において、cpu上に220個のセルの配列を、発生する並列スレッド数とvarモデルの順序pの関数としてシミュレートする。 0.66
In (B) and (D), the CPU (32 threads) and GPU implementations are benchmarked versus the cell array size M, with p = 10. B) と (D) では、CPU (32スレッド) とGPUの実装は、p = 10 のセルアレイサイズ M に対してベンチマークされる。 0.73
this new kind of measurement, our modelling approach helps complete a neuromorphic design feedback loop by defining a programmatic connection from the measured behavior of a fabricated device under the intended operating conditions directly to fitted model parameters. この新たな測定方法であるモデリング手法は, 意図した操作条件下で作製されたデバイスの測定行動から, 適合したモデルパラメータへのプログラム的接続を定義することで, ニューロモルフィックな設計フィードバックループを完遂するのに役立つ。 0.73
Probability density transformation of the underlying SVAR stochastic process gives the model the power to accurately reproduce nearly arbitrary distribution shapes and covariance structures across the switching cycles and across the separate devices. 基礎となるSVAR確率過程の確率密度変換は、スイッチングサイクルと分離デバイス間のほぼ任意の分布形状と共分散構造を正確に再現する力を与える。 0.77
These features enable evaluation of network performance while automatically adapting to a wide variety of possible future device designs. これらの機能は、様々な将来のデバイス設計に自動的に適応しながら、ネットワーク性能の評価を可能にする。
訳抜け防止モード: これらの機能はネットワーク性能の評価を可能にする さまざまな将来のデバイス設計に自動的に適応する。
0.81
We provide parallelized implementations for both CPU and GPU, where up to 15 million cells per GB of available memory can be simulated at once. 我々はCPUとGPUの両方に並列化実装を提供しており、1GBあたり最大1500万セルのメモリを同時にシミュレートすることができる。 0.73
Benchmarks show throughputs above three hundred million weight updates per second, which exceeds the pixel rate of a 30 frames per second video stream at 4K resolution (3840×2160 pixels). 4K解像度(3840×2160ピクセル)で、毎秒30フレーム/秒のビデオストリームのピクセルレートを超える。
訳抜け防止モード: ベンチマークによると、スループットは毎秒3億ポンドを超える。 これは4k解像度(3840×2160ピクセル)で毎秒30フレームの動画ストリームのピクセルレートを超える。
0.66
Realistic current readouts including digitization and noise were also benchmarked, and are approximately an order of magnitude faster than weight updates. デジタル化やノイズを含む現実的な現在の読み出しもベンチマークされ、重量の更新よりも約1桁速い。 0.66
While speeds can be expected to improve with future optimizations, these benchmarks give a basis for estimating the scope of applicability of the model to ML tasks. 将来の最適化では速度が向上することが期待できるが、これらのベンチマークはモデルのMLタスクへの適用範囲を推定するための基礎となる。 0.70
The implementation and the general concept of this model are naturally extendable. このモデルの実装と一般的な概念は自然に拡張可能である。 0.75
Although model parameters were adapted here to a specific HfO2-based ReRAM device, the method is applicable to a variety of other types of stochastic memory cells such as PCM, MRAM, etc. モデルパラメータは、ここで特定のhfo2ベースのreramデバイスに適用されたが、この方法は、pcm、mramなど、様々な種類の確率記憶細胞に適用できる。 0.57
Four specific switching features were chosen in this demonstration to reconstruct (I, U) cycling behavior, but additional switching parameters can also be extracted from measurements and accommodated within this framework. このデモンストレーションでは、(i, u)サイクリング動作を再構築するために4つの特定のスイッチング機能を選択したが、追加のスイッチングパラメータは、このフレームワーク内で測定された測定値から抽出され、対応できる。 0.57
Ideally informed by statistical measurement data, different functional forms, transition behaviors, time dependence, 統計的測定データ, 異なる機能形態, 遷移挙動, 時間依存性などにより理想的に把握される。 0.73
Frontiers 21 辺境 21 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
and underlying stochastic processes can each be substituted. 基礎となる確率過程を それぞれ置き換えることができます 0.54
Fitting may also be performed with respect to the output of physics-based simulations, thereby establishing an indirect link to physical parameters while achieving much higher computational speed. フィッティングはまた、物理学に基づくシミュレーションの出力に関しても実行でき、計算速度をはるかに高めながら物理パラメータへの間接的なリンクを確立することができる。 0.73
With these considerations, the model represents a flexible foundation for implementing large-scale neuromorphic simulations that incorporate realistic device behavior. これらの考察により、このモデルは、現実的なデバイス動作を組み込んだ大規模神経形態シミュレーションを実現するための柔軟な基礎を示している。 0.55
CONFLICT OF INTEREST STATEMENT The authors declare that the research was conducted in the absence of any commercial or financial relationships that could be construed as a potential conflict of interest. CONFLICT OF InterEST STATement 著者らは、この研究は、潜在的な利害対立と解釈できる商業的または財政的な関係がなければ行われたと宣言している。 0.69
AUTHOR CONTRIBUTIONS TH wrote the manuscript, performed data analysis, and implemented the model. AUTHOR CONTRIBUTIONS THは原稿を書き、データ分析を行い、モデルを実装した。 0.73
AE carried out the (I, U) measurement. AEは(I,U)測定を行った。 0.78
JN and GM fabricated the ReRAM devices. JNとGMはReRAMデバイスを製造した。 0.71
RW and DW co-advised the project, and DB conceived of the concept and was in charge of the project. RWとDWは共同でプロジェクトについて助言し、DBはコンセプトを思いつきプロジェクトを担当した。 0.68
ACKNOWLEDGMENTS The authors thank Thomas P¨ossinger of RWTH Aachen for illustrating Figs 1 and 2. ACKNOWLEDGMENTS 著者らは、RWTH AachenのThomas P 'ossinger氏に、Figs 1と2をイラストにしたことについて感謝している。 0.48
CODE AVAILABILITY A Julia implementation of the model is available on GitHub (https://github.com/ thennen/ StochasticSynapses.j l) and archived in Zenodo (https://doi.org/10. 5281/zenodo. 6535411). CODE AVAILABILITY このモデルのJulia実装はGitHub(https://githu b.com/thennen/ StochasticSynapses.j l)で入手でき、Zenodo(https://doi.o rg/10.5281/zenodo. 6535411)でアーカイブされている。 0.57
REFERENCES [1] Burr GW, Shelby RM, Sebastian A, Kim S, Kim S, Sidler S, et al Neuromorphic computing using 参考 [1] Burr GW, Shelby RM, Sebastian A, Kim S, Kim S, Sidler S, et al Neuromorphic Computing
訳抜け防止モード: 参考 1 ]burr gw, shelby rm, sebastian a, kim s, kim s, sidler s, et al neuromorphic computing using (特集 ニューロモルフィックコンピューティング)
0.57
non-volatile memory. Adv. 不揮発性メモリ。 adv。 0.57
Phys. X 2 (2017) 89–124. Phys X 2 (2017) 89-124。 0.34
doi:10.1080/23746149 .2016.1259585. doi:10.1080/23746149 .2016.1259585 0.13
[2] Sangwan VK, Hersam MC. [2] sangwan vk, hersam mc。 0.32
Neuromorphic nanoelectronic materials. 神経形ナノエレクトロニクス材料 0.78
Nat. Nanotechnol. Nat! ナノテクノロジー。 0.47
15 (2020) 517–528. 15 (2020) 517–528. 0.39
doi:10.1038/s41565-0 20-0647-z. doi:10.1038/s41565-0 20-0647-z 0.10
[3] Milo V, Malavena G, Monzio Compagnoni C, Ielmini D. Memristive and CMOS Devices for Milo V, Malavena G, Monzio Compagnoni C, Ielmini D. MemristiveおよびCMOSデバイス 0.68
Neuromorphic Computing. 神経型コンピューティング。 0.63
Materials 13 (2020) 166. 第13巻(2020年)166頁。 0.45
doi:10.3390/ma130101 66. 10.3390/ma13010166 0.17
[4] Chen A, Hutchby J, Zhirnov VV, Bourianoff G, editors. [4] Chen A, Hutchby J, Zhirnov VV, Bourianoff G, 編集者。 0.84
Emerging Nanoelectronic Devices (Chichester, 新規ナノエレクトロニクスデバイス(チチェスター) 0.66
West Sussex, United Kingdom: John Wiley & Sons Inc) (2014). West Sussex, United Kingdom: John Wiley & Sons Inc. (2014年) 0.75
[5] Yu S, Chen PY. [5]Yu S,Chen PY。 0.33
Emerging Memory Technologies: Recent Trends and Prospects. 新しいメモリ技術:最近のトレンドと展望。 0.71
IEEE Solid-State IEEEソリッドステート 0.79
Circuits Mag. 8 (2016) 43–56. サーキットMag。 8 (2016) 43–56. 0.55
doi:10.1109/MSSC.201 6.2546199. doi:10.1109/mssc.201 6.2546199。 0.23
[6] You Zhou, Ramanathan S. Mott Memory and Neuromorphic Devices. 6] 周君 ラマナサン・s・モットー・メモリと ニューロモルフィック・デバイス 0.54
Proc. IEEE 103 (2015) Proc IEEE 103 (2015) 0.35
1289–1310. 1289–1310. 0.35
doi:10.1109/JPROC.20 15.2431914. Doi:10.1109/JPROC.20 15.2431914 0.13
[7] Liu H, Bedau D, Sun J, Mangin S, Fullerton E, Katine J, et al Dynamics of spin torque switching in all-perpendicular spin valve nanopillars. 7]liu h, bedau d, sun j, mangin s, fullerton e, katine j, et al dynamics of spin torque switching in all-perpendicular spin valve nanopillar (特集:meとバイオサイバネティックス) 0.74
Journal of Magnetism and Magnetic Materials 358–359 (2014) 233–258. journal of magnetism and magnetic materials 358–359 (2014) 233–258 0.44
doi:10.1016/j.jmmm.2 014.01.061. doi:10.1016/j.jmmm.2 014.01.061。 0.19
[8] Waser R, Dittmann R, Staikov G, Szot K. Redox-Based Resistive Switching Memories - Nanoionic Mechanisms, Prospects, and Challenges. [8]Waser R, Dittmann R, Staikov G, Szot K. Redox-based Resistive Switching Memories - Nanoionic Mechanisms, prospects, and Challenges.
訳抜け防止モード: 8] waser r, dittmann r, staikov g, szot k. redox - 抵抗スイッチングメモリ - ナノイオン機構、展望、課題。
0.59
Adv. Mater. 21 (2009) 2632–2663. adv。 マター 21 (2009) 2632–2663. 0.41
doi:10.1002/adma. Doi:10.1002/adma。 0.31
200900375. 200900375. 0.42
[9] Kim S, Lim M, Kim Y, Kim HD, Choi SJ. 9]Kim S、Lim M、Kim Y、Kim HD、Choi SJ。 0.65
Impact of Synaptic Device Variations on Pattern Recognition Accuracy in a Hardware Neural Network. ハードウェアニューラルネットワークにおけるシナプスデバイス変動がパターン認識精度に及ぼす影響 0.79
Sci Rep 8 (2018) 2638. Sci Rep 8 (2018) 2638。 0.83
doi:10.1038/s41598-0 18-21057-x. doi:10.1038/s41598-0 18-21057-x。 0.10
22 22 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
[10] Brown T, Mann B, Ryder N, Subbiah M, Kaplan JD, Dhariwal P, et al Language models are few-shot learners. [10] Brown T, Mann B, Ryder N, Subbiah M, Kaplan JD, Dhariwal P, et al Language Modelは, ごく少数の学習者である。 0.93
Larochelle H, Ranzato M, Hadsell R, Balcan MF, Lin H, editors, Advances in Neural Information Processing Systems (Curran Associates, Inc.) (2020), vol. Larochelle H, Ranzato M, Hadsell R, Balcan MF, Lin H, editors, Advances in Neural Information Processing Systems (Curran Associates, Inc.) (2020), vol. 0.43
33, 1877–1901. 33, 1877–1901. 0.42
[11] Jiang H, Stewart DA. 11] ジアン・h・スチュワート・ダ 0.40
Using Dopants to Tune Oxygen Vacancy Formation in Transition Metal Oxide Resistive Memory. 遷移金属酸化物抵抗記憶における酸素空孔形成の調整にドーパントを用いる。 0.64
ACS Appl. ACSアプリケーション。 0.64
Mater. Interfaces 9 (2017) 16296–16304. マター インターフェース 9 (2017) 16296–16304。 0.57
doi:10.1021/acsami.7 b00139. Doi:10.1021/acsami.7 b00139 0.13
[12] Stewart DA. スチュワート・ダ(Stuart DA) 0.44
Diffusion of oxygen in amorphous tantalum oxide. 非晶質タンタル酸化物中の酸素の拡散 0.80
Phys. Rev. Materials 3 (2019) 055605. Phys rev. materials 3 (2019) 055605。 0.50
doi:10.1103/PhysRevM aterials.3.055605. doi:10.1103/physrevm aterials.3.055605。 0.23
[13] Kopperberg N, Wiefels S, Liberda S, Waser R, Menzel S. A Consistent Model for Short-Term Instability and Long-Term Retention in Filamentary Oxide-Based Memristive Devices. 13]Kopperberg N, Wiefels S, Liberda S, Waser R, Menzel S, A Consistent Model for Short-Term Instability and Long-Term Retention in Filamentary oxide-Based Memristive Devices。
訳抜け防止モード: [13 ]Kopperberg N, Wiefels S,Liberda S, Waser R, Menzel S. 短期不安定性の一貫性モデル フィラメント状酸化物の長期保存-メムリシティブデバイス-
0.77
ACS Appl. ACSアプリケーション。 0.64
Mater. Interfaces 13 (2021) 58066–58075. マター インターフェース 13 (2021) 58066–58075。 0.56
doi:10.1021/acsami.1 c14667. doi:10.1021/acsami.1 c14667。 0.13
[14] Ascoli A, Tetzlaff R, Biolek Z, Kolka Z, Biolkova V, Biolek D. The Art of Finding Accurate Memristor Model Solutions. 14] Ascoli A, Tetzlaff R, Biolek Z, Kolka Z, Biolkova V, Biolek D. The Art of Findingcurate Memristor Model Solutions. 0.40
IEEE J. Emerg. IEEE J. Emerg 0.41
Sel. Topics Circuits Syst. セル Topics Circuits Syst の略。 0.48
5 (2015) 133–142. 5 (2015) 133–142. 0.46
doi:10.1109/JETCAS. Doi:10.1109/JETCAS 0.18
2015.2426493. 2015.2426493. 0.35
[15] Messaris I, Serb A, Stathopoulos S, Khiat A, Nikolaidis S, Prodromakis T. A Data-Driven VerilogA ReRAM Model. 15]messaris i, serb a, stathopoulos s, khiat a, nikolaidis s, prodromakis t. データ駆動のveriloga reramモデル。 0.55
IEEE Trans. Comput. ieeeトランス。 Comput 0.38
-Aided Des. Integr. Circuits Syst. -助命。 統合。 回路のシスト。 0.46
37 (2018) 3151–3162. 37 (2018) 3151–3162. 0.46
doi:10.1109/TCAD.201 8.2791468. doi:10.1109/tcad.201 8.2791468。 0.24
[16] Ielmini D, Milo V. Physics-based modeling approaches of resistive switching devices for memory and in-memory computing applications. Ielmini D, Milo V. 抵抗スイッチングデバイスによるメモリおよびインメモリコンピューティングアプリケーションのモデリング手法 0.53
J. Comput. Electron. j・コンプット。 電子だ 0.55
16 (2017) 1121–1143. 16 (2017) 1121–1143. 0.46
doi:10.1007/ s10825-017-1101-9. doi:10.1007/ s10825-017-1101-9。 0.28
[17] Abbaspour E, Menzel S, Jungemann C. Studying the switching variability in redox-based resistive [17] abbaspour e, menzel s, jungemann c. redox-based resistiveのスイッチング変動に関する研究 0.83
switching devices. スイッチングデバイス。 0.68
J. Comput. Electron. j・コンプット。 電子だ 0.55
19 (2020) 1426–1432. 19 (2020) 1426–1432. 0.46
doi:10.1007/s10825-0 20-01537-y. doi:10.1007/s10825-0 20-01537-y。 0.10
[18] Reuben J, Fey D, Wenger C. A Modeling Methodology for Resistive RAM Based on Stanford-PKU IEEE Trans. 18] reuben j, fey d, wenger c. stanford-pku ieee transに基づく抵抗性ramのモデリング手法 0.65
Nanotechnology 18 (2019) 647–656. ナノテクノロジー 18 (2019) 647–656。 0.79
Model With Extended Multilevel Capability. 拡張マルチレベル機能を持つモデル。 0.71
doi:10.1109/TNANO.20 19.2922838. doi:10.1109/tnano.20 19.2922838 0.27
[19] Mayer J, Khairy K, Howard J. Drawing an elephant with four complex parameters. 19] mayer j, khairy k, howard j. 4つの複雑なパラメータを持つ象を描く。 0.66
American Journal American Journal 0.43
of Physics 78 (2010) 648–649. 物理学 78 (2010) 648-649。 0.86
doi:10.1119/1.325401 7. doi:10.1119/1.325401 7。 0.15
[20] Li H, Huang P, Gao B, Liu X, Kang J, Philip Wong HS. [20]Li H, Huang P, Gao B, Liu X, Kang J, Philip Wong HS。 0.40
Device and Circuit Interaction Analysis of Stochastic Behaviors in Cross-Point RRAM Arrays. クロスポイントrramアレイにおける確率的挙動のデバイスおよび回路間相互作用解析 0.69
IEEE Trans. Electron Devices 64 (2017) 4928–4936. ieeeトランス。 電子デバイス 64 (2017) 4928-4936。 0.57
doi:10.1109/TED.2017 .2766046. Doi:10.1109/TED.2017 .2766046 0.28
[21] Maria Puglisi F, Larcher L, Padovani A, Pavan P. Bipolar Resistive RAM Based on HfO2: Physics, 21]maria puglisi f, larcher l, padovani a, pavan p. bipolar resistive ram based on hfo2: physics,
訳抜け防止モード: [21 ]Maria Puglisi F, Larcher L, Padovani A, HfO2に基づくPavan P. Bipolar Resistive RAM : 物理,
0.42
Compact Modeling, and Variability Control. コンパクトモデリングと可変性制御。 0.73
IEEE J. Emerg. IEEE J. Emerg 0.41
Sel. Topics Circuits Syst. セル Topics Circuits Syst の略。 0.48
(2015). [22] Bengel C, Siemon A, Cuppers F, Hoffmann-Eifert S, Hardtdegen A, von Witzleben M, et al VariabilityAware Modeling of Filamentary Oxide-Based Bipolar Resistive Switching Cells Using SPICE Level Compact Models. (2015). [22]ベンゲルC,シモンA,カッパーF,ホフマン・アイファートS,ハードトデゲンA,フォン・ヴィッツレベンM,およびアル・バリアビリティ SPICEレベルコンパクトモデルを用いた繊維状酸化物系バイポーラ抵抗性スイッチングセルのモデリング 0.58
IEEE Trans. Circuits Syst. ieeeトランス。 回路のシスト。 0.57
Regul. Pap. (2020) 1–13. Regul パパ。 (2020) 1–13. 0.39
doi:10.1109/TCSI.202 0. 10.1109/TCSI.2020 0.17
3018502. [23] Jiang Z, Wu Y, Yu S, Yang L, Song K, Karim Z, et al A Compact Model for Metal–Oxide Resistive Random Access Memory With Experiment Verification. 3018502. 23]jiang z, wu y, yu s, yang l, song k, karim z, et al 実験による金属酸化物抵抗性ランダムアクセスメモリのコンパクトモデル。 0.54
IEEE Trans. Electron Devices 63 (2016) 1884–1892. ieeeトランス。 電子デバイス 63 (2016) 1884–1892。 0.66
doi:10.1109/TED.2016 .2545412. doi:10.1109/ted.2016 .2545412 0.25
[24] Chen PY, Yu S. Compact Modeling of RRAM Devices and Its Applications in 1T1R and 1S1R Array [24]Chen PY, Yu S. 小型RRAMデバイスのモデリングと1T1R, 1S1Rアレイへの応用 0.76
Design. IEEE Trans. デザイン。 ieeeトランス。 0.64
Electron Devices 62 (2015) 4022–4028. 電子デバイス62 (2015) 4022–4028。 0.71
doi:10.1109/TED.2015 .2492421. doi:10.1109/ted.2015 .2492421 0.24
[25] Siemon A, Wouters D, Hamdioui S, Menzel S. Memristive Device Modeling and Circuit Design Exploration for Computation-in-Memor y. [25]Siemon A, Wouters D, Hamdioui S, Menzel S. Memristive Device Modeling and Circuit Design Exploration for Computation-in-Memor y。 0.47
2019 IEEE International Symposium on Circuits and Systems (ISCAS) (Sapporo, Japan: IEEE) (2019), 1–5. 2019 IEEE International Symposium on Circuits and Systems (ISCAS) (Sapporo, Japan: IEEE) (2019), 1-5。 0.42
doi:10.1109/ISCAS.20 19.8702600. doi:10.1109/iscas.20 19.8702600 0.13
[26] Bocquet M, Aziza H, Zhao W, Zhang Y, Onkaraiah S, Muller C, et al Compact Modeling Solutions for Oxide-Based Resistive Switching Memories (OxRAM). [26]Bocquet M, Aziza H, Zhao W, Zhang Y, Onkaraiah S, Muller C, et al Compact Modeling Solutions for oxide-Based Resistive Switching Memories (OxRAM)。 0.42
JLPEA 4 (2014) 1–14. JLPEA 4 (2014) 1-14。 0.80
doi:10.3390/ doi:10.3390/ 0.17
Frontiers 23 辺境 23 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
jlpea4010001. jlpea4010001所属。 0.57
[27] Huang P, Zhu D, Chen S, Zhou Z, Chen Z, Gao B, et al Compact Model of HfOx-Based Electronic Synaptic Devices for Neuromorphic Computing. [27]Huang P, Zhu D, Chen S, Zhou Z, Chen Z, Gao B, et al Compact Model of HfOx-based Electronic Synaptic Devices for Neuromorphic Computing。 0.42
IEEE Trans. Electron Devices 64 (2017) 614–621. ieeeトランス。 電子デバイス 64 (2017) 614–621。 0.63
doi:10.1109/TED.2016 .2643162. doi:10.1109/ted.2016 .2643162 0.25
[28] Wald N, Kvatinsky S. Understanding the influence of device, circuit and environmental variations on real processing in memristive memory using Memristor Aided Logic. 28] wald n, kvatinsky s. memristor assisted logic を用いたmemristive memory の実処理におけるデバイス,回路,環境変化の影響の理解 0.80
Microelectronics Journal 86 (2019) 22–33. マイクロエレクトロニクスジャーナル 86 (2019) 22–33。 0.77
doi:10.1016/j.mejo.2 019.02.013. doi:10.1016/j.mejo.2 019.02.013 0.11
[29] Yang JJ, Pickett MD, Li X, Ohlberg DAA, Stewart DR, Williams RS. 29]yang jj、pickett md、li x、ohlberg daa、stewart dr、williams rs。 0.54
Memristive switching mechanism for metal/oxide/metal nanodevices. 金属/酸化物/金属ナノデバイスの旋回スイッチング機構 0.60
Nature Nanotech 3 (2008) 429–433. Nature Nanotech 3 (2008) 429–433。 0.91
doi:10.1038/nnano.20 08.160. doi:10.1038/nnano.20 08.160。 0.26
[30] Hennen T, Wichmann E, Elias A, Lille J, Mosendz O, Waser R, et al Current-limiting amplifier for [30]Hennen T, Wichmann E, Elias A, Lille J, Mosendz O, Waser R, et al Current-limiting GC
訳抜け防止モード: [30 ] Hennen T, Wichmann E, Elias A, Lille J , Mosendz O , Waser R , et al Current - 制限増幅器
0.44
high speed measurement of resistive switching data. 抵抗スイッチングデータの 高速測定。 0.64
Rev. Sci. Instrum. Sciを参照。 インストラム 0.48
92 (2021) 054701. 92 (2021) 054701. 0.43
[31] Nail C, Molas G, Blaise P, Piccolboni G, Sklenard B, Cagli C, et al Understanding RRAM endurance, retention and window margin trade-off using experimental results and simulations. 31] 釘c, モラスg, ブレーズp, ピコボニg, スクレナードb, カグリc, al, rram耐久性, 保持, ウィンドウマージントレードオフについて, 実験結果とシミュレーションを用いて検討した。 0.72
2016 IEEE International Electron Devices Meeting (IEDM) (San Francisco, CA, USA: IEEE) (2016), 4.5.1–4.5.4. 2016 IEEE International Electron Devices Meeting (IEDM) (San Francisco, CA, USA: IEEE) (2016), 4.5.1–4.5.4。 0.43
doi:10.1109/IEDM.201 6.7838346. doi:10.1109/iedm.201 6.7838346 0.12
[32] Cario MC, Nelson BL. [32]Cario MC, Nelson BL。 0.40
Autoregressive to anything: Time-series input processes for simulation. 自己回帰: シミュレーションのための時系列入力プロセス。 0.75
Operations Research Letters 19 (1996) 51–58. 第19回(1996年)51-58頁。 0.42
doi:10.1016/0167-637 7(96)00017-X. doi:10.1016/0167-637 7(96)00017-X 0.23
[33] Rezende DJ, Mohamed S. Variational Inference with Normalizing Flows. [33]正規化流によるモハメドS.変分推定 0.44
Proceedings of the 32nd International Conference on Machine Learning (PMLR) (2015), vol. 第32回大会紀要 国際機械学習会議(PMLR)、2015年。 0.58
37, 1530–1538. 37, 1530–1538. 0.42
[34] Chen A. Utilizing the Variability of Resistive Random Access Memory to Implement Reconfigurable Physical Unclonable Functions. [34]Chen A. Reconfigurable Physical Unclonable Functionを実装するために抵抗ランダムアクセスメモリの可変性を利用する。 0.77
IEEE Electron Device Lett. ieee電子デバイスlett。 0.54
36 (2015) 138–140. 36 (2015) 138–140. 0.46
doi:10.1109/LED. doi:10.1109/led。 0.26
2014.2385870. 2014.2385870. 0.35
[35] Hamilton JD. ハミルトン JD(ハミルトン JD)。 0.53
Time Series Analysis (Princeton, N.J: Princeton University Press) (1994). Time Series Analysis (Princeton, N.J: Princeton University Press) - 1994年。 0.87
[36] L¨utkepohl H. New Introduction to Multiple Time Series Analysis (Berlin: New York : Springer) (2005). [36] L sutkepohl H. New Introduction to Multiple Time Series Analysis (Berlin: New York : Springer) (2005年) 0.41
[37] Fantini A, Gorine G, Degraeve R, Goux L, Chen CY, Redolfi A, et al Intrinsic program instability in HfO2 RRAM and consequences on program algorithms. Fantini A, Gorine G, Degraeve R, Goux L, Chen CY, Redolfi A, et al Intrinsic program instability in HfO2 RRAM and results on program algorithm。
訳抜け防止モード: [37 ] Fantini A, Gorine G, Degraeve R, Gux L, Chen CY, Redolfi A, et al Intrinsic Program Instaability in HfO2 RRAM プログラムアルゴリズムに影響を及ぼす。
0.80
2015 IEEE International Electron Devices Meeting (IEDM) (Washington, DC, USA: IEEE) (2015), 7.5.1–7.5.4. 2015 IEEE International Electron Devices Meeting (IEDM) (Washington, DC, USA: IEEE) (2015), 7.5.1–7.5.4。 0.42
doi:10.1109/IEDM.201 5. doi:10.1109/iedm.201 5。 0.26
7409648. [38] Rold´an JB, Alonso FJ, Aguilera AM, Maldonado D, Lanza M. Time series statistical analysis: A powerful tool to evaluate the variability of resistive switching memories. 7409648. [38] rold ́an jb, alonso fj, aguilera am, maldonado d, lanza m. time series statistical analysis: 抵抗性スイッチングメモリの変動性を評価する強力なツール。
訳抜け防止モード: 7409648. [38 ]Rold ́an JB, Alonso FJ, Aguilera AM, Maldonado D, Lanza M. Time Series の統計的解析 : 抵抗性スイッチング記憶の変動性を評価する強力なツール
0.67
Journal of Applied Physics 125 (2019) 174504. journal of applied physics 125 (2019) 174504。 0.78
doi:10.1063/1.507940 9. doi:10.1063/1.507940 9。 0.15
[39] Seabold S, Perktold J. Statsmodels: Econometric and Statistical Modeling with Python. [39] seabold s, perktold j. statsmodels: econometric and statistical modeling with python。 0.41
Python in Science Conference (Austin, Texas) (2010), 92–96. python イン 科学会議(テキサス州オースティン)(2010年)、92-96。 0.75
doi:10.25080/Majora- 92bf1922-011. doi:10.25080/メジャーa-92bf1922-011。 0.19
[40] Fantini A, Goux L, Degraeve R, Wouters D, Raghavan N, Kar G, et al Intrinsic switching variability in HfO2 RRAM. [40] Fantini A, Goux L, Degraeve R, Wouters D, Raghavan N, Kar G, et al Intrinsic switch variable in HfO2 RRAM。 0.39
2013 5th IEEE International Memory Workshop (Monterey, CA, USA: IEEE) (2013), 30–33. 2013年の第5回IEEE International Memory Workshop (Monterey, CA, USA: IEEE)、30–33。 0.41
doi:10.1109/IMW.2013 .6582090. doi:10.1109/imw.2013 .6582090。 0.24
[41] Dalgaty T, Castellani N, Turck C, Harabi KE, Querlioz D, Vianello E. In situ learning using intrinsic memristor variability via Markov chain Monte Carlo sampling. [41] Dalgaty T, Castellani N, Turck C, Harabi KE, Querlioz D, Vianello E. In situ learning using intrinsic memristor variability via Markov chain Monte Carlo sample。 0.42
Nat Electron 4 (2021) 151–161. Nat Electron 4 (2021) 151–161。 0.45
doi:10.1038/s41928-0 20-00523-3. doi:10.1038/s41928-0 20-00523-3。 0.10
[42] Butcher B, Bersuker G, Young-Fisher KG, Gilmer DC, Kalantarian A, Nishi Y, et al Hot Forming to Improve Memory Window and Uniformity of Low-Power HfOx-Based RRAMs. [42]ブッチャーb,ベルサーg,ヤングフィッシュkg,ギルマーdc,ランタリアンa,西y,al熱間成形により低消費電力hfox系rramのメモリウインドウと均一性が向上した。
訳抜け防止モード: [42 ]肉屋B、ベルケアG、ヤング-フィッシャーKG、 Gilmer DC, Kalantarian A, Nishi Y, et al Hot Forming 低のメモリウィンドウと均一性を改善する -パワーHfOx - ベースRRAM。
0.73
2012 4th IEEE International Memory Workshop (Milan: IEEE) (2012), 1–4. 2012 4th IEEE International Memory Workshop (Milan: IEEE) (2012), 1-4。 0.43
doi:10.1109/IMW.2012 .6213647. doi:10.1109/imw.2012 .6213647。 0.24
[43] Zhao L, Chen HY, Wu SC, Jiang Z, Yu S, Hou TH, et al Multi-level control of conductive nanofilament evolution in HfO2 ReRAM by pulse-train operations. [43] Zhao L, Chen HY, Wu SC, Jiang Z, Yu S, Hou TH, その他, パルストレイン操作によるHfO2 ReRAMの導電性ナノフィラメント進化の多層制御 0.86
Nanoscale 6 (2014) 5698–5702. ナノスケール6 (2014) 5698-5702。 0.63
doi:10.1039/C4NR0050 0G. doi:10.1039/c4nr0050 0g。 0.24
24 24 0.42
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
[44] Moon J, Ma W, Shin JH, Cai F, Du C, Lee SH, et al Temporal data classification and forecasting using a memristor-based reservoir computing system. [44]Moon J, Ma W, Shin JH, Cai F, Du C, Lee SH, et al テンポラルデータ分類とメムリスタベースの貯水池計算システムを用いた予測。 0.78
Nat. Electron. 2 (2019) 480–487. Nat! 電子だ 2 (2019) 480–487. 0.49
doi:10.1038/ s41928-019-0313-3. doi:10.1038/ s41928-019-0313-3 0.14
[45] Menzel S, B¨ottger U, Wimmer M, Salinga M. Physics of the Switching Kinetics in Resistive Memories. [45]Menzel S, B sottger U, Wimmer M, Salinga M. Resistive Memoriesにおけるスイッチング運動学の物理 0.85
Adv. Funct. Mater. adv。 面白い。 マター 0.33
25 (2015) 6306–6325. 25 (2015) 6306–6325. 0.46
doi:10.1002/adfm.201 500825. doi:10.1002/adfm.201 500825。 0.28
[46] Ma W, Chiu PF, Choi WH, Qin M, Bedau D, Lueker-Boden M. Non-Volatile Memory Array Based Quantization- and Noise-Resilient LSTM Neural Networks. [46]ma w, chiu pf, choi wh, qin m, bedau d, lueker-boden m. 非揮発性メモリアレイに基づく量子化および雑音耐性lstmニューラルネットワーク 0.77
2019 IEEE International Conference on Rebooting Computing (ICRC) (San Mateo, CA, USA: IEEE) (2019), 1–9. 2019 IEEE International Conference on Rebooting Computing (ICRC) (San Mateo, CA, USA: IEEE) (2019), 1-9。 0.42
doi:10.1109/ICRC.201 9. doi:10.1109/icrc.201 9。 0.27
8914713. [47] Wiefels S, Bengel C, Kopperberg N, Zhang K, Waser R, Menzel S. HRS Instability in OxideIEEE Trans. 8914713. [47]オキサイドIEEEトランスにおけるWiefels S, Bengel C, Kopperberg N, Zhang K, Waser R, Menzel S. HRS不安定性 0.64
Electron Devices 67 (2020) 4208–4215. 電子デバイス67 (2020) 4208–4215。 0.79
Based Bipolar Resistive Switching Cells. バイポーラ抵抗スイッチングセルをベースとする。 0.51
doi:10.1109/TED.2020 .3018096. 10.1109/TED.2020.301 8096 0.12
[48] Besard T, Foket C, De Sutter B. Effective Extensible Programming: Unleashing Julia on GPUs. [48] Besard T, Foket C, De Sutter B. Effective Extensible Programming: Unleashing Julia on GPU
訳抜け防止モード: [48 ]Besard T, Foket C, De Sutter B. 効果的な拡張プログラミング GPU上でJuliaを解放する。
0.78
IEEE Trans. IEEE トランス。 0.54
Parallel Distrib. パラレルディストリブ。 0.44
Syst. 30 (2019) 827–841. シスト。 30 (2019) 827–841. 0.51
doi:10.1109/TPDS.201 8.2872064. doi:10.1109/tpds.201 8.2872064。 0.21
[49] Hennen T. StochasticSynapses.j l. Hennen T. StochasticSynapses.j l 0.30
Zenodo (2022). 善道(2022年)。 0.19
doi:10.5281/zenodo.6 535411. doi:10.5281/zenodo.6 535411 0.17
[50] Pedroni BU, Joshi S, Deiss SR, Sheik S, Detorakis G, Paul S, et al Memory-Efficient Synaptic Connectivity for Spike-Timing- Dependent Plasticity. 50]Pedroni BU, Joshi S, Deiss SR, Sheik S, Detorakis G, Paul S, et al Memory-Efficient Synaptic Connectivity for Spike-Timing- Dependent Plasticity。
訳抜け防止モード: 50]pedroni bu, joshi s, deiss sr, sheik s, detorakis g, paul s, et al memory - スパイクの効率的なシナプス接続 - タイミング依存可塑性。
0.67
Front. Neurosci. フロント。 神経科学 0.61
13 (2019) 357. 13 (2019) 357. 0.42
doi:10.3389/ fnins.2019.00357. doi:10.3389/fnins.20 19.00357。 0.34
[51] Pedroni BU, Deiss SR, Mysore N, Cauwenberghs G. Design Principles of Large-Scale Neuromorphic Systems Centered on High Bandwidth Memory. [51]Pedroni BU, Deiss SR, Mysore N, Cauwenberghs G. 高帯域メモリを中心とした大規模神経形系の設計原理 0.86
2020 International Conference on Rebooting Computing (ICRC) (Atlanta, GA, USA: IEEE) (2020), 90–94. 2020 International Conference on Rebooting Computing (ICRC) (Atlanta, GA, USA: IEEE) (2020), 90–94。 0.43
doi:10.1109/ICRC2020 .2020.00013. doi:10.1109/icrc2020 .2020.00013 0.12
[52] Kantorovich LV. 52] カントロヴィチlv。 0.37
Mathematical Methods of Organizing and Planning Production. 生産を整理し計画する数学的手法。 0.73
Management Science 6 (1960) 366–422. 経営学 6 (1960) 366–422. 0.53
doi:10.1287/mnsc.6.4 .366. doi:10.1287/mnsc.6.4 .366。 0.22
[53] Park S, Noh J, Choo Ml, Sheri AM, Chang M, Kim YB, et al Nanoscale RRAM-based synaptic electronics: Toward a neuromorphic computing device. 53] park s, noj, choo ml, sheri am, chang m, kim yb, et al nanoscale rramベースのシナプスエレクトロニクス : ニューロモルフィックコンピューティングデバイスに向けて 0.61
Nanotechnology 24 (2013) 384009. ナノテクノロジー24(2013年) 384009。 0.71
doi:10. 1088/0957-4484/24/38 /384009. ドイ:10 1088/0957-4484/24/38 /384009. 0.41
[54] Ambrogio S, Balatti S, Milo V, Carboni R, Wang ZQ, Calderoni A, et al Neuromorphic Learning and Recognition With One-Transistor-One-R esistor Synapses and Bistable Metal Oxide RRAM. [54]Ambrogio S, Balatti S, Milo V, Carboni R, Wang ZQ, Calderoni A, et al Neuromorphic Learning and Recognition with One-Transistor-One-R esistor Synapses and Bistable Metal oxide RRAM。
訳抜け防止モード: [54 ]アンブロジオS、バラッティS、ミロV、 Carboni R, Wang ZQ, Calderoni A, et al Neuromorphic Learning 1-トランジスタ-1-レジストシンプスによる認識 およびビスタブル金属酸化物RRAM。
0.74
IEEE Trans. Electron Devices 63 (2016) 1508–1515. ieeeトランス。 電子デバイス63(2016年) 1508-1515。 0.55
doi:10.1109/TED.2016 .2526647. doi:10.1109/ted.2016 .2526647 0.12
[55] Ielmini D. Modeling the Universal Set/Reset Characteristics of Bipolar RRAM by Field- and IEEE Trans. [55] Ielmini D. フィールドおよびIEEE変換によるバイポーラRRAMのユニバーサルセット/リセット特性のモデル化 0.85
Electron Devices 58 (2011) 4309–4317. 電子デバイス58 (2011) 4309-4317。 0.67
Temperature-Driven Filament Growth. 温度駆動フィラメント成長 0.67
doi:10.1109/TED.2011 .2167513. Doi:10.1109/TED. 2011.2167513 0.14
[56] Nardi F, Ielmini D, Cagli C, Spiga S, Fanciulli M, Goux L, et al Control of filament size and reduction of reset current below 10µA in NiO resistance switching memories. [56]Nardi F, Ielmini D, Cagli C, Spiga S, Fanciulli M, Goux L, et al によるNiO抵抗スイッチングメモリのフィラメントサイズ制御と10μA以下のリセット電流の低減。 0.84
Solid-State Electron. 58 (2011) 42–47. 固体電子。 58 (2011) 42–47. 0.40
doi:10.1016/j.sse.20 10.11.031. doi:10.1016/j.sse.20 10.11.031。 0.19
[57] Nardi F, Larentis S, Balatti S, Gilmer DC, Ielmini D. Resistive Switching by Voltage-Driven Ion Migration in Bipolar RRAM—Part I: Experimental Study. [57] nardi f, larentis s, balatti s, gilmer dc, ielmini d. 両極性rramにおける電圧駆動イオン移動による抵抗スイッチ(第1報) 0.58
IEEE Trans. Electron Devices 59 (2012) 2461–2467. ieeeトランス。 電子デバイス59(2012年) 2461-2467。 0.57
doi:10.1109/TED.2012 .2202319. Doi:10.1109/TED.2012 .2202319 0.14
[58] Nishi Y, Fleck K, B¨ottger U, Waser R, Menzel S. Effect of RESET Voltage on Distribution of SET Switching Time of Bipolar Resistive Switching in a Tantalum Oxide Thin Film. 58]西y,fleck k,b,ottger u,waser r,menzel s. タンタル酸化物薄膜におけるバイポーラ抵抗スイッチのセットスイッチ時間の分布に及ぼすリセット電圧の影響 0.69
IEEE Trans. Electron Devices 62 (2015) 1561–1567. ieeeトランス。 電子デバイス62 (2015) 1561-1567。 0.60
doi:10.1109/TED.2015 .2411748. doi:10.1109/ted.2015 .2411748 0.25
[59] Kim W, Menzel S, Wouters DJ, Guo Y, Robertson J, Roesgen B, et al Impact of oxygen exchange reaction at the ohmic interface in Ta2O5-based ReRAM devices. 59]Kim W, Menzel S, Wouters DJ, Guo Y, Robertson J, Roesgen B, et al Ta2O5ベースのReRAMデバイスにおけるオーミックインターフェースにおける酸素交換反応の影響。 0.90
Nanoscale 8 (2016) 17774–17781. ナノスケール8 (2016) 17774-17781。 0.71
doi:10.1039/C6NR0381 0G. doi:10.1039/c6nr0381 0g。 0.22
Frontiers 25 辺境 25 0.43
英語(論文から抽出)日本語訳スコア
Hennen et al Hennen et al 0.42
Fast Stochastic Synapse Model 高速確率的シナプスモデル 0.70
[60] La Torre C, Fleck K, Starschich S, Linn E, Waser R, Menzel S. Dependence of the SET switching variability on the initial state in HfOx-based ReRAM. [60] La Torre C, Fleck K, Starschich S, Linn E, Waser R, Menzel S。
訳抜け防止モード: [60 ]La Torre C,Fleck K,Starschich S, Linn E, Waser R, Menzel S. SETスイッチング変動のHfOx-ベースのReRAMの初期状態依存性
0.77
Phys. Status Solidi A 213 (2016) 316–319. Phys ソリディ A 213 (2016) 316-319。 0.41
doi:10.1002/pssa.201 532375. doi:10.1002/pssa.201 532375。 0.15
[61] Kim KM, Yang JJ, Strachan JP, Grafals EM, Ge N, Melendez ND, et al Voltage divider effect for the improvement of variability and endurance of TaOx memristor. [61]Kim KM,Yang JJ,Strachan JP,Grafals EM,Ge N,Melendez NDなど,TaOxメムリスタの可変性と持続性向上のための電圧分配効果。
訳抜け防止モード: [61 ]Kim KM, Yang JJ, Strachan JP, グラファル EM, Ge N, Melendez ND, et al voltage partitionr 効果により, TaOx memristor の可変性と耐久性が向上した。
0.88
Sci Rep 6 (2016) 20085. 背番号はsci rep 6 (2016) 20085。 0.50
doi:10.1038/srep2008 5. doi:10.1038/srep2008 5。 0.16
[62] Piccolboni G, Molas G, Portal JM, Coquand R, Bocquet M, Garbin D, et al Investigation of the potentialities of Vertical Resistive RAM (VRRAM) for neuromorphic applications. 62] Piccolboni G, Molas G, Portal JM, Coquand R, Bocquet M, Garbin D, その他 al の神経型応用における垂直抵抗RAM(VRRAM)の可能性の検討 0.80
2015 IEEE International Electron Devices Meeting (IEDM) (Washington, DC, USA: IEEE) (2015), 17.2.1–17.2.4. 2015 IEEE International Electron Devices Meeting (IEDM) (Washington, DC, USA: IEEE) (2015), 17.2.1–17.2.4。 0.42
doi:10.1109/IEDM.201 5.7409717. 10.1109/IEDM.2015.74 09717 0.13
[63] Ielmini D, Nardi F, Cagli C. Universal Reset Characteristics of Unipolar and Bipolar Metal-Oxide [63] ielmini d, nardi f, cagli c. 一極性および二極性金属酸化物のユニバーサルリセット特性 0.70
RRAM. IEEE Trans. RRAM。 ieeeトランス。 0.46
Electron Devices 58 (2011) 3246–3253. Electron Devices 58 (2011) 3246–3253。 0.86
doi:10.1109/TED.2011 .2161088. Doi:10.1109/TED. 2011.2161088 0.13
26 26 0.42
                                                     ページの最初に戻る

翻訳にはFugu-Machine Translatorを利用しています。