論文の概要: Improving Dependability of Neuromorphic Computing With Non-Volatile
Memory
- arxiv url: http://arxiv.org/abs/2006.05868v1
- Date: Wed, 10 Jun 2020 14:50:28 GMT
- ステータス: 処理完了
- システム内更新日: 2022-11-23 05:42:27.571809
- Title: Improving Dependability of Neuromorphic Computing With Non-Volatile
Memory
- Title（参考訳）: 非揮発性メモリによるニューロモルフィックコンピューティングの依存性改善
- Authors: Shihao Song, Anup Das, Nagarajan Kandasamy
- Abstract要約: 本稿では,機械学習アプリケーションをニューロモーフィックハードウェアにマップする信頼性指向アプローチであるRENEUを提案する。
RENEUの基本は、異なる故障機構を考慮したニューロモルフィックハードウェアにおけるCMOSベースの回路の老化の新たな定式化である。
その結果,回路の老化は平均38%減少し,ハードウェアの寿命は現行と比較して平均18%改善した。
- 参考スコア（独自算出の注目度）: 5.306819482496464
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: As process technology continues to scale aggressively, circuit aging in a
neuromorphic hardware due to negative bias temperature instability (NBTI) and
time-dependent dielectric breakdown (TDDB) is becoming a critical reliability
issue and is expected to proliferate when using non-volatile memory (NVM) for
synaptic storage. This is because an NVM requires high voltage and current to
access its synaptic weight, which further accelerates the circuit aging in a
neuromorphic hardware. Current methods for qualifying reliability are overly
conservative, since they estimate circuit aging considering worst-case
operating conditions and unnecessarily constrain performance. This paper
proposes RENEU, a reliability-oriented approach to map machine learning
applications to neuromorphic hardware, with the aim of improving system-wide
reliability without compromising key performance metrics such as execution time
of these applications on the hardware. Fundamental to RENEU is a novel
formulation of the aging of CMOS-based circuits in a neuromorphic hardware
considering different failure mechanisms. Using this formulation, RENEU
develops a system-wide reliability model which can be used inside a
design-space exploration framework involving the mapping of neurons and
synapses to the hardware. To this end, RENEU uses an instance of Particle Swarm
Optimization (PSO) to generate mappings that are Pareto-optimal in terms of
performance and reliability. We evaluate RENEU using different machine learning
applications on a state-of-the-art neuromorphic hardware with NVM synapses. Our
results demonstrate an average 38\% reduction in circuit aging, leading to an
average 18% improvement in the lifetime of the hardware compared to current
practices. RENEU only introduces a marginal performance overhead of 5% compared
to a performance-oriented state-of-the-art.
- Abstract（参考訳）: プロセス技術が積極的にスケールし続けるにつれ、負バイアス温度不安定性(NBTI)と時間依存性誘電体破壊(TDDB)によるニューロモルフィックハードウェアの回路劣化が重要な信頼性問題となり、シナプス記憶に非揮発性メモリ(NVM)を使用すると増大すると予想されている。
これは、NVMはそのシナプス重みにアクセスするために高電圧と電流を必要とするためであり、ニューロモルフィックハードウェアにおける回路の老化をさらに加速させる。
現在の信頼性評価手法は、最悪の動作条件と不必要な制約性能を考慮した回路老化を推定するため、過度に保守的である。
本稿では,ハードウェア上での実行時間などの重要な性能指標を妥協することなく,システム全体の信頼性を向上させることを目的として,機械学習アプリケーションをニューロモルフィックハードウェアにマップする,信頼性指向のアプローチであるreneuを提案する。
RENEUの基本は、異なる故障機構を考慮したニューロモルフィックハードウェアにおけるCMOSベースの回路の老化の新たな定式化である。
この定式化を用いて、RENEUは、ニューロンとシナプスのハードウェアへのマッピングを含む設計空間探索フレームワーク内で使用できるシステム全体の信頼性モデルを開発する。
この目的のために、RENEUはParticle Swarm Optimization (PSO) のインスタンスを使用して、パフォーマンスと信頼性の観点からパレート最適のマッピングを生成する。
我々は、NVMシナプスを持つ最先端のニューロモルフィックハードウェア上で、異なる機械学習アプリケーションを用いてRENEUを評価する。
その結果,回路の劣化は平均38%減少し,ハードウェアの寿命は現行の手法に比べて平均18%改善した。
RENEUは、パフォーマンス指向の最先端と比較して、限界パフォーマンスオーバーヘッドを5%にしか導入していない。
関連論文リスト
- Towards Resource-Efficient Federated Learning in Industrial IoT for Multivariate Time Series Analysis [50.18156030818883]
異常と欠落したデータは、産業応用における厄介な問題を構成する。
ディープラーニングによる異常検出が重要な方向として現れている。
エッジデバイスで収集されたデータは、ユーザのプライバシを含む。
論文 参考訳（メタデータ） (2024-11-06T15:38:31Z) - A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたスパイクニューラルネットワークシミュレータである。
その結果,ソフトウェアでトレーニングしたスパイクニューラルネットワークの挙動を,信頼性の高い推定結果として提示した。
論文 参考訳（メタデータ） (2024-09-23T11:16:46Z) - Resistive Memory-based Neural Differential Equation Solver for Score-based Diffusion Model [55.116403765330084]
スコアベースの拡散のような現在のAIGC法は、迅速性と効率性の点で依然として不足している。
スコアベース拡散のための時間連続型およびアナログ型インメモリ型ニューラル微分方程式解法を提案する。
我々は180nmの抵抗型メモリインメモリ・コンピューティング・マクロを用いて,我々の解を実験的に検証した。
論文 参考訳（メタデータ） (2024-04-08T16:34:35Z) - Pruning random resistive memory for optimizing analogue AI [54.21621702814583]
AIモデルは、エネルギー消費と環境持続可能性に前例のない課題を提示する。
有望な解決策の1つは、アナログコンピューティングを再考することである。
ここでは、構造的塑性に着想を得たエッジプルーニングを用いたユニバーサルソリューション、ソフトウェア・ハードウエアの共設計について報告する。
論文 参考訳（メタデータ） (2023-11-13T08:59:01Z) - Biologically Plausible Learning on Neuromorphic Hardware Architectures [27.138481022472]
ニューロモルフィックコンピューティング(Neuromorphic Computing)は、アナログメモリの計算によってこの不均衡に直面している新興パラダイムである。
この研究は、異なる学習アルゴリズムがCompute-In-Memoryベースのハードウェアに与える影響を初めて比較し、その逆も行った。
論文 参考訳（メタデータ） (2022-12-29T15:10:59Z) - MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。
ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
論文 参考訳（メタデータ） (2022-05-25T11:08:20Z) - On the Mitigation of Read Disturbances in Neuromorphic Inference
Hardware [0.22940141855172028]
非揮発性メモリ(NVM)セルはニューロモルフィックハードウェアでモデルパラメータを格納するために使用される。
NVM細胞は、推論中に繰り返しセルにアクセスすると、プログラムされた抵抗状態がドリフトする読み取り乱れ問題に悩まされる。
ニューロモルフィックハードウェアのNVMセル上のプログラミングモデルパラメータにそのような依存関係を組み込むシステムソフトウェアフレームワークを提案する。
論文 参考訳（メタデータ） (2022-01-27T14:02:54Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z) - Dynamic Reliability Management in Neuromorphic Computing [8.616676521313815]
ニューロモルフィックコンピューティングシステムは、高密度で低エネルギーのシナプス記憶を実装するために非揮発性メモリ(NVM)を使用する。
NVMを操作するために必要な電流は、ハードウェアの各ニューロンとシナプス回路におけるCMOSベースのトランジスタの老化を引き起こす。
本稿では,知的ランタイムマネージャを設計することにより,ニューロモルフィックシステムにおける老化に伴う信頼性問題を緩和する新しい手法を提案する。
論文 参考訳（メタデータ） (2021-05-05T13:17:17Z) - Reliability-Performance Trade-offs in Neuromorphic Computing [0.30458514384586394]
非揮発性メモリ(NVM)で構築されたニューロモルフィックアーキテクチャは、スパイキングニューラルネットワーク(SNN)で設計された機械学習タスクのエネルギー効率を大幅に改善する。
寄生電圧低下は, クロスバー内のNVMセルのプログラミング速度と信頼性において, 顕著な非対称性を生じさせる。
ニューロモルフィックアーキテクチャにおけるこの非対称性は信頼性と性能のトレードオフを生み出し、SNNマッピング技術を用いて効率的に利用することができる。
論文 参考訳（メタデータ） (2020-09-26T19:38:18Z) - A Case for Lifetime Reliability-Aware Neuromorphic Computing [0.30458514384586394]
我々は,ニューロモルフィックハードウェア上での最先端機械学習タスクの実行による長期的,すなわち寿命の信頼性への影響を評価する。
ニューロモルフィック回路の周期的緩和により得られる信頼性と性能のトレードオフを示す。
論文 参考訳（メタデータ） (2020-07-04T23:53:13Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。