論文の概要: Attacking Split Manufacturing from a Deep Learning Perspective

• arxiv url: http://arxiv.org/abs/2007.03989v1
• Date: Wed, 8 Jul 2020 09:50:00 GMT
• ステータス: 処理完了
• システム内更新日: 2022-11-12 13:40:23.366516
• Title: Attacking Split Manufacturing from a Deep Learning Perspective
• Title（参考訳）: 深層学習から見たスプリット製造の攻撃
• Authors: Haocheng Li, Satwik Patnaik, Abhrajit Sengupta, Haoyu Yang, Johann Knechtel, Bei Yu, Evangeline F. Y. Young, Ozgur Sinanoglu
• Abstract要約: 本研究では,様々なレイアウトレベルの配置と経路ヒントをベクトルおよび画像に基づく特徴として定式化することにより,分割製造のセキュリティ保証に挑戦する。 我々は、BEOL接続の欠如を高精度に推測できる洗練されたディープニューラルネットワークを構築した。 一般に公開されているネットワークフロー攻撃と比較して、M1で分割すると1.21倍、M3で1%以下の動作時間で分割すると1.12倍の精度が得られる。
• 参考スコア（独自算出の注目度）: 13.52844766198925
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The notion of integrated circuit split manufacturing which delegates the front-end-of-line (FEOL) and back-end-of-line (BEOL) parts to different foundries, is to prevent overproduction, piracy of the intellectual property (IP), or targeted insertion of hardware Trojans by adversaries in the FEOL facility. In this work, we challenge the security promise of split manufacturing by formulating various layout-level placement and routing hints as vector- and image-based features. We construct a sophisticated deep neural network which can infer the missing BEOL connections with high accuracy. Compared with the publicly available network-flow attack [1], for the same set of ISCAS-85 benchmarks, we achieve 1.21X accuracy when splitting on M1 and 1.12X accuracy when splitting on M3 with less than 1% running time.
• Abstract（参考訳）: フォワード・オブ・ライン(FEOL)とバック・エンド・オブ・ライン(BEOL)の部品を異なるファウンドリーに委譲する集積回路分割製造の概念は、知的財産(IP)の過剰生産、海賊行為、あるいはFEOL施設の敵によるハードウェア・トロイの木馬の侵入を防ぐことである。 本研究では,様々なレイアウトレベルの配置とルーティングヒントをベクトルおよび画像に基づく特徴として定式化することにより,スプリット製造のセキュリティ約束に挑戦する。 我々は,不足しているbeol接続を高精度に推定可能な,高度な深層ニューラルネットワークを構築した。 ISCAS-85ベンチマークと同様のネットワークフロー攻撃[1]と比較して、M1で分割すると1.21倍、M3で1%以下の動作時間で分割すると1.12倍の精度が得られる。

関連論文リスト

• LoRA-Ensemble: Efficient Uncertainty Modelling for Self-attention Networks [52.46420522934253]
  本稿では,自己注意ネットワークのためのパラメータ効率の高いディープアンサンブル手法であるLoRA-Ensembleを紹介する。 全メンバー間で重みを共有できる1つの事前学習型自己注意ネットワークを利用することで、注意投影のために、メンバー固有の低ランク行列を訓練する。 提案手法は明示的なアンサンブルよりも優れたキャリブレーションを示し,様々な予測タスクやデータセットに対して類似あるいは良好な精度を実現する。
  論文  参考訳（メタデータ） (2024-05-23T11:10:32Z)
• Packed-Ensembles for Efficient Uncertainty Estimation [9.614753274269649]
  Packed-Ensembles (PE) は軽量構造のアンサンブルを設計・訓練するための戦略である。 PEは、標準的なニューラルネットワークのメモリ制限内で動作するように設計されている。
  論文  参考訳（メタデータ） (2022-10-17T15:37:04Z)
• Building Robust Ensembles via Margin Boosting [98.56381714748096]
  敵のロバスト性においては、単一のモデルは通常、全ての敵の攻撃に対して十分な力を持っていない。 我々は最大利得のアンサンブルを学習するアルゴリズムを開発した。 提案アルゴリズムは,既存のアンサンブル技術に勝るだけでなく,エンド・ツー・エンドで訓練された大規模モデルにも勝ることを示す。
  論文  参考訳（メタデータ） (2022-06-07T14:55:58Z)
• Contrastive Graph Convolutional Networks for Hardware Trojan Detection in Third Party IP Cores [12.98813441041061]
  悪意のあるロジック(Hardware Trojans, HT)は、信頼できないベンダーによってIC設計で使用される3PIPコアに過剰に注入されることは、常に脅威である。 黄金のモデルを持たない合成可能なIPコアを含む設計におけるトリガーベースHTの同定法を開発した。 教師付きコントラスト学習を用いて学習したグラフ畳み込みネットワーク(GCN)に基づくディープラーニングモデルであるGATE-Netを提案する。
  論文  参考訳（メタデータ） (2022-03-04T02:19:52Z)
• Self-Repairing Neural Networks: Provable Safety for Deep Networks via Dynamic Repair [16.208330991060976]
  本稿では,非リレーショナル安全性制約の違反を動的に修復するニューラルネットワーク分類器を構築する方法を提案する。 我々のアプローチは、確実に安全な出力が得られる新しい自己修復層に基づいている。 提案手法は,GPU上で効率的に実行されるベクトル化計算を用いて実装可能であることを示す。
  論文  参考訳（メタデータ） (2021-07-23T20:08:52Z)
• A^2-FPN: Attention Aggregation based Feature Pyramid Network for Instance Segmentation [68.10621089649486]
  アテンションアグリゲーションに基づく機能ピラミッドネットワーク(A2-FPN)を提案し、マルチスケール機能学習を改善します。 A2-FPNは、Cascade Mask R-CNNやHybrid Task Cascadeといった強力なベースラインに統合された場合、2.0%と1.4%のマスクAPを改善する。
  論文  参考訳（メタデータ） (2021-05-07T11:51:08Z)
• ISTR: End-to-End Instance Segmentation with Transformers [147.14073165997846]
  ISTRと呼ばれるインスタンスセグメンテーショントランスフォーマーを提案します。これは、その種類の最初のエンドツーエンドフレームワークです。 ISTRは低次元マスクの埋め込みを予測し、それらのマスクの埋め込みと一致する。 ISTRは、提案されたエンドツーエンドのメカニズムにより、近似ベースのサブオプティマティック埋め込みでも最先端のパフォーマンスを発揮します。
  論文  参考訳（メタデータ） (2021-05-03T06:00:09Z)
• SME: ReRAM-based Sparse-Multiplication-Engine to Squeeze-Out Bit Sparsity of Neural Network [18.79036546647254]
  我々はSparse-Multiplication-Engine(SME)という新しいReRAMベースのディープニューラルネットワーク(DNN)アクセラレータを開発した。 まず、ビットスパースパターンを編成し、既存の量子化法に基づいてビットスパース密度を増加させる。 第2に,重みのビットをクロスバーにスライスし,周辺回路の活性化結果をスプライシングする新しい重み付けマッピング機構を提案する。 第三に、上質な押出し方式は、以前の2つのステップから高度にスパースなノンゼロでマッピングされたクロスバーを空にする。
  論文  参考訳（メタデータ） (2021-03-02T13:27:15Z)
• Decoupled and Memory-Reinforced Networks: Towards Effective Feature Learning for One-Step Person Search [65.51181219410763]
  歩行者検出と識別サブタスクを1つのネットワークで処理するワンステップ方式を開発しました。 現在のワンステップアプローチには2つの大きな課題があります。 本稿では,これらの問題を解決するために,分離メモリ強化ネットワーク(DMRNet)を提案する。
  論文  参考訳（メタデータ） (2021-02-22T06:19:45Z)
• CARAFE++: Unified Content-Aware ReAssembly of FEatures [132.49582482421246]
  この目標を達成するために、ユニバーサルで軽量で高効率なオペレータであるContent-Aware ReAssembly of FEatures(CARAFE++)を提案します。 CARAFE++は、インスタンス固有のコンテンツ認識処理を可能にするアダプティブカーネルをオンザフライで生成する。 計算のオーバーヘッドが無視できるすべてのタスクにおいて、一貫性と実質的な利益を示しています。
  論文  参考訳（メタデータ） (2020-12-07T07:34:57Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。