Fugu-MT 論文翻訳(概要): Nanosecond machine learning event classification with boosted decision trees in FPGA for high energy physics

論文の概要: Nanosecond machine learning event classification with boosted decision trees in FPGA for high energy physics

arxiv url: http://arxiv.org/abs/2104.03408v1
Date: Wed, 7 Apr 2021 21:46:42 GMT
ステータス: 処理完了
システム内更新日: 2021-05-03 19:40:52.636477
Title: Nanosecond machine learning event classification with boosted decision trees in FPGA for high energy physics
Title（参考訳）: 高エネルギー物理用fpgaにおけるブースト決定木を用いたナノ秒機械学習イベント分類
Authors: Tae Min Hong, Benjamin Carlson, Brandon Eubanks, Stephen Racz, Stephen Roche, Joerg Stelzer, Daniel Stumpp
Abstract要約: フィールドプログラマブルゲートアレイ(FPGA)における機械学習/人工知能手法であるブーストド決定木(Boosted decision tree, BDT)を用いた分類の新たな実装を提案する。対象者は,高エネルギー物理実験や,リアルタイムイベント分類における最低遅延値の決定を必要とする者に対して,カスタム電子トリガーシステムのユーザである。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We present a novel implementation of classification using the machine learning / artificial intelligence method called boosted decision trees (BDT) on field programmable gate arrays (FPGA). The firmware implementation of binary classification requiring 100 training trees with a maximum depth of 4 using four input variables gives a latency value of about 10 ns, which corresponds to 3 clock ticks at 320 MHz in our setup. The low timing values are achieved by restructuring the BDT layout and reconfiguring its parameters. The FPGA resource utilization is also kept low at a range from 0.01% to 0.2% in our setup. A software package called fwXmachina achieves this implementation. Our intended audience is a user of custom electronics-based trigger systems in high energy physics experiments or anyone that needs decisions at the lowest latency values for real-time event classification. Two problems from high energy physics are considered, in the separation of electrons vs. photons and in the selection of vector boson fusion-produced Higgs bosons vs. the rejection of the multijet processes.
Abstract（参考訳）: 本稿では,フィールドプログラマブルゲートアレイ (FPGA) 上の強化決定木 (BDT) と呼ばれる機械学習/人工知能手法を用いた新しい分類法を提案する。 4つの入力変数を用いた最大深度4のトレーニングツリーを100本必要としたバイナリ分類のファームウェア実装では,設定時の320MHzのクロック・タックに相当する,約10 nsのレイテンシ値が得られる。低タイミング値は、BDTレイアウトを再構成し、パラメータを再構成することで達成される。 FPGAリソースの利用も、セットアップの0.01%から0.2%の範囲で低く保たれています。 fwXmachinaと呼ばれるソフトウェアパッケージがこの実装を実現する。我々の目指すオーディエンスは、高エネルギー物理実験におけるカスタム電子ベースのトリガーシステム、あるいはリアルタイムイベント分類の最低遅延値で決定を必要とする人である。高エネルギー物理学からの2つの問題は、電子対光子の分離と、ベクターボソンが生成するヒッグス粒子の選択と、マルチジェット過程の拒絶である。

関連論文リスト

FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
分散トレーニングは、システム設計と効率に関する重要な課題に直面します。大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
論文参考訳（メタデータ） (2024-10-16T16:13:19Z)
Investigating Resource-efficient Neutron/Gamma Classification ML Models Targeting eFPGAs [0.0]
オープンソース組み込みFPGA(eFPGA)フレームワークは、ハードウェアに機械学習モデルを実装するための、代替的で柔軟な経路を提供する。完全連結ニューラルネットワーク(fcNN)と強化決定木(BDT)モデルのeFPGA実装のパラメータ空間について検討する。この研究結果は、テストチップの一部として統合されるeFPGAファブリックの仕様策定を支援するために使用される。
論文参考訳（メタデータ） (2024-04-19T20:03:30Z)
Ultrafast jet classification on FPGAs for the HL-LHC [33.87493147633063]
3つの機械学習モデルを用いてジェット起源分類を行う。これらのモデルは、フィールドプログラム可能なゲートアレイデバイスにデプロイするために最適化されている。
論文参考訳（メタデータ） (2024-02-02T20:02:12Z)
Symbolic Regression on FPGAs for Fast Machine Learning Inference [2.0920303420933273]
高エネルギー物理コミュニティは、FPGA(Field-Programmable Gate Arrays)上に機械学習ベースのソリューションをデプロイする可能性を探っているシンボリックレグレッション(SR)と呼ばれる機械学習技術を利用した新しいエンドツーエンドプロシージャを提案する。提案手法は,最大で5 nsまでの実行時間を最大13倍に抑えながら,90%以上の近似精度を維持した推論モデルを用いて3層ニューラルネットワークを近似できることを示す。
論文参考訳（メタデータ） (2023-05-06T17:04:02Z)
End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
論文参考訳（メタデータ） (2023-04-13T18:00:01Z)
Improving Dual-Encoder Training through Dynamic Indexes for Negative Mining [61.09807522366773]
本稿では,ソフトマックスを証明可能な境界で近似し,木を動的に維持するアルゴリズムを提案する。我々は,2000万以上のターゲットを持つデータセットについて検討し,オラクル・ブルート力負の鉱業に関して,誤差を半分に削減した。
論文参考訳（メタデータ） (2023-03-27T15:18:32Z)
Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
論文参考訳（メタデータ） (2022-09-20T09:28:26Z)
FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文参考訳（メタデータ） (2022-01-18T13:59:22Z)
SECDA: Efficient Hardware/Software Co-Design of FPGA-based DNN Accelerators for Edge Inference [0.0]
本稿では,FPGAを用いたエッジデバイス上でのDeep Neural Networks (DNN) 推論アクセラレータの設計時間を短縮するハードウェア/ソフトウェア共同設計手法であるSECDAを提案する。 SECDAを用いて、エッジFPGAを含むプラットフォームであるPYNQ-Z1基板上で、2つの異なるDNNアクセラレータ設計を効率的に開発する。我々は,4つの一般的なDNNモデルを用いた2つの加速器設計を評価し,CPUのみの推論よりもエネルギー消費を2.9$times$で3.5$times$までのモデルで平均性能を向上した。
論文参考訳（メタデータ） (2021-10-01T15:20:29Z)
EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
論文参考訳（メタデータ） (2020-11-28T19:21:47Z)
Fast inference of Boosted Decision Trees in FPGAs for particle physics [11.99846367249951]
本稿では, hls4mlライブラリにおけるブースト決定木の実装について述べる。完全なオンチップ実装のおかげで、hls4mlは極めて低レイテンシでBoosted Decision Treeモデルの推論を実行する。このソリューションは、コライダー実験のLevel-1 TriggerシステムのようなFPGAベースのリアルタイム処理に適している。
論文参考訳（メタデータ） (2020-02-05T12:55:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。