論文の概要: Multi-objective Optimisation of Digital Circuits based on Cell Mapping
in an Industrial EDA Flow
- arxiv url: http://arxiv.org/abs/2105.10410v2
- Date: Thu, 19 May 2022 10:23:24 GMT
- ステータス: 処理完了
- システム内更新日: 2023-03-30 05:16:45.182434
- Title: Multi-objective Optimisation of Digital Circuits based on Cell Mapping
in an Industrial EDA Flow
- Title（参考訳）: 産業用EDA流れのセルマッピングに基づくディジタル回路の多目的最適化
- Authors: Linan Cao, Simon J. Bale, Martin A. Trefzer
- Abstract要約: この問題に対処するために,完全自動多目的EDAフローを導入している。
提案するMOEDAフレームワークを,65nmの商用標準セルライブラリを用いてISCAS-85およびEPFLベンチマーク回路に適用した。
- 参考スコア（独自算出の注目度）: 0.2578242050187029
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Modern electronic design automation (EDA) tools can handle the complexity of
state-of-the-art electronic systems by decomposing them into smaller blocks or
cells, introducing different levels of abstraction and staged design flows.
However, throughout each independent-optimised design step, overhead and
inefficiency can accumulate in the resulting overall design. Performing
design-specific optimisation from a more global viewpoint requires more time
due to the larger search space, but has the potential to provide solutions with
improved performance. In this work, a fully-automated, multi-objective (MO) EDA
flow is introduced to address this issue. It specifically tunes drive strength
mapping, preceding physical implementation, through multi-objective
population-based search algorithms. Designs are evaluated with respect to their
power, performance and area (PPA). The proposed approach is aimed at digital
circuit optimisation at the block-level, where it is capable of expanding the
design space and offers a set of trade-off solutions for different
case-specific utilisation. We have applied the proposed MOEDA framework to
ISCAS-85 and EPFL benchmark circuits using a commercial 65nm standard cell
library. The experimental results demonstrate how the MOEDA flow enhances the
solutions initially generated by the standard digital flow, and how
simultaneously a significant improvement in PPA metrics is achieved.
- Abstract（参考訳）: 現代の電子設計自動化(EDA)ツールは、より小さなブロックやセルに分解し、異なるレベルの抽象化とステージドデザインフローを導入することで、最先端の電子システムの複雑さを扱うことができる。
しかしながら、独立した最適化された設計ステップ全体を通して、オーバーヘッドと非効率性は全体的な設計に蓄積される可能性がある。
よりグローバルな視点から設計固有の最適化を実行するには、より大きな検索スペースのためにより多くの時間を要するが、性能改善のためのソリューションを提供する可能性がある。
本研究では,完全自動多目的EDAフローを導入してこの問題に対処する。
物理実装に先立って、多目的集団に基づく探索アルゴリズムによって、ドライブ強度マッピングをチューニングする。
設計は、その性能、性能、面積(PPA)に関して評価される。
提案手法は,設計空間を拡張可能なブロックレベルのディジタル回路最適化を目標とし,異なるケース固有利用のためのトレードオフソリューションセットを提供する。
提案するMOEDAフレームワークを,65nmの商用標準セルライブラリを用いてISCAS-85およびEPFLベンチマーク回路に適用した。
実験の結果,moedaフローは,標準ディジタルフローによって最初に生成した解をいかに強化するか,ppaメトリクスの大幅な改善が同時に達成されるかを示す。
関連論文リスト
- Automated and Holistic Co-design of Neural Networks and ASICs for Enabling In-Pixel Intelligence [4.063480188363124]
放射能検出のための可読ASICなどの極端エッジAIシステムは、厳密なハードウェア制約の下で動作しなければならない。
理想的なソリューションを見つけることは、爆発的に拡張されたデザイン空間から最適なAIとASIC設計の選択を特定することを意味する。
論文 参考訳（メタデータ） (2024-07-18T17:58:05Z) - Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。
評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。
その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
論文 参考訳（メタデータ） (2024-07-03T03:29:23Z) - Automated Design and Optimization of Distributed Filtering Circuits via Reinforcement Learning [20.500468654567033]
そこで本研究では,DFC設計のための新しいエンドツーエンド自動手法を提案する。
提案手法は強化学習(RL)アルゴリズムを利用して,技術者の設計経験への依存を解消する。
本手法は, 複雑もしくは急速に発展するDFCの設計において, 優れた性能を実現する。
論文 参考訳（メタデータ） (2024-02-22T02:36:14Z) - LAMBO: Large AI Model Empowered Edge Intelligence [71.56135386994119]
次世代エッジインテリジェンスは、オフロード技術を通じて様々なアプリケーションに恩恵をもたらすことが期待されている。
従来のオフロードアーキテクチャは、不均一な制約、部分的な認識、不確実な一般化、トラクタビリティの欠如など、いくつかの問題に直面している。
我々は、これらの問題を解決するための10億以上のパラメータを持つLarge AI Model-Based Offloading (LAMBO)フレームワークを提案する。
論文 参考訳（メタデータ） (2023-08-29T07:25:42Z) - Multi-Agent Reinforcement Learning for Microprocessor Design Space
Exploration [71.95914457415624]
マイクロプロセッサアーキテクトは、高性能でエネルギー効率の追求において、ドメイン固有のカスタマイズにますます頼っている。
この問題に対処するために,Multi-Agent RL (MARL) を利用した別の定式化を提案する。
評価の結果,MARLの定式化は単エージェントRLのベースラインよりも一貫して優れていた。
論文 参考訳（メタデータ） (2022-11-29T17:10:24Z) - Automated Circuit Sizing with Multi-objective Optimization based on
Differential Evolution and Bayesian Inference [1.1579778934294358]
一般化微分進化3(GDE3)とガウス過程(GP)に基づく設計最適化手法を提案する。
提案手法は,多数の設計変数を持つ複雑な回路の小型化を実現し,多くの競合対象を最適化する。
本研究では,2つの電圧レギュレータにおいて,異なるレベルの複雑さを示す手法について検討した。
論文 参考訳（メタデータ） (2022-06-06T06:48:45Z) - Proximal Policy Optimization-based Transmit Beamforming and Phase-shift
Design in an IRS-aided ISAC System for the THz Band [90.45915557253385]
テラヘルツ(THz)帯で動作するIRS支援統合センシング・通信(ISAC)システムを提案し,システム容量を最大化する。
透過ビームフォーミングと位相シフト設計はエルゴード制約を伴う普遍最適化問題に変換される。
論文 参考訳（メタデータ） (2022-03-21T09:15:18Z) - Optimization-Inspired Learning with Architecture Augmentations and
Control Mechanisms for Low-Level Vision [74.9260745577362]
本稿では,GDC(Generative, Discriminative, and Corrective)の原則を集約する,最適化に着想を得た統合学習フレームワークを提案する。
フレキシブルな組み合わせで最適化モデルを効果的に解くために,3つのプロパゲーティブモジュールを構築した。
低レベル視覚タスクにおける実験は、GDCの有効性と適応性を検証する。
論文 参考訳（メタデータ） (2020-12-10T03:24:53Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳（メタデータ） (2020-10-01T18:14:11Z) - Max-value Entropy Search for Multi-Objective Bayesian Optimization with
Constraints [44.25245545568633]
航空電力システム設計の応用においては、運動温度とセル電圧の比しきい値を満たすとともに、総エネルギーと質量をトレードオフする設計を見出す必要がある。
本稿では,制約付き多目的最適化のためのem Max-value Entropy Search (MESMOC) と呼ばれる新しい手法を提案する。
MESMOCは、出力空間エントロピーに基づく取得関数を使用して、評価のための入力のシーケンスを効率的に選択し、高品質なパリトセットソリューションを明らかにする。
論文 参考訳（メタデータ） (2020-09-01T05:00:01Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。