論文の概要: In-filter Computing For Designing Ultra-light Acoustic Pattern Recognizers

• arxiv url: http://arxiv.org/abs/2109.06171v1
• Date: Sat, 11 Sep 2021 08:16:53 GMT
• ステータス: 処理完了
• システム内更新日: 2021-09-18 13:58:58.990492
• Title: In-filter Computing For Designing Ultra-light Acoustic Pattern Recognizers
• Title（参考訳）: 超軽量音響パターン認識器の設計のためのインフィルタ計算
• Authors: Abhishek Ramdas Nair, Shantanu Chakrabartty, and Chetan Singh Thakur
• Abstract要約: 超軽量音響分類器の設計に使用できる新しいインフィルタ・コンピューティング・フレームワークを提案する。 提案したアーキテクチャは、コンボリューションと非線形フィルタリングの操作を直接サポートベクトルマシンのカーネルに統合する。 本研究では,1.5k Look-Up Tables (LUT) と2.8k Flip-Flops (FF) のみを用いて,ベンチマーク音声認識タスクにおいてロバストな分類性能が得られることを示す。
• 参考スコア（独自算出の注目度）: 6.335302509003343
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present a novel in-filter computing framework that can be used for designing ultra-light acoustic classifiers for use in smart internet-of-things (IoTs). Unlike a conventional acoustic pattern recognizer, where the feature extraction and classification are designed independently, the proposed architecture integrates the convolution and nonlinear filtering operations directly into the kernels of a Support Vector Machine (SVM). The result of this integration is a template-based SVM whose memory and computational footprint (training and inference) is light enough to be implemented on an FPGA-based IoT platform. While the proposed in-filter computing framework is general enough, in this paper, we demonstrate this concept using a Cascade of Asymmetric Resonator with Inner Hair Cells (CAR-IHC) based acoustic feature extraction algorithm. The complete system has been optimized using time-multiplexing and parallel-pipeline techniques for a Xilinx Spartan 7 series Field Programmable Gate Array (FPGA). We show that the system can achieve robust classification performance on benchmark sound recognition tasks using only ~ 1.5k Look-Up Tables (LUTs) and ~ 2.8k Flip-Flops (FFs), a significant improvement over other approaches.
• Abstract（参考訳）: 本稿では,iot (smart internet-of-things) で使用する超軽量音響分類器の設計に使用できる新しいフィルタ内計算フレームワークを提案する。 特徴抽出と分類を独立に設計する従来の音響パターン認識器とは異なり,提案アーキテクチャでは,SVM(Support Vector Machine)のカーネルに直接,畳み込みおよび非線形フィルタリング操作を統合する。 この統合の結果、テンプレートベースのSVMとなり、メモリと計算フットプリント(トレーニングと推論)はFPGAベースのIoTプラットフォームで実装できるほど軽量である。 提案するフィルタ内計算フレームワークは十分一般的であるが,本論文では内毛細胞(car-ihc)に基づく音響特徴抽出アルゴリズムを用いた非対称共振器のカスケードを用いて,この概念を実証する。 完全なシステムは、xilinx spartan 7 series field programmable gate array (fpga) の時間多重化と並列パイプライン技術を用いて最適化されている。 本システムでは,1.5kのルックアップテーブル (luts) と2.8kのフリップフロップ (ffs) を用いて,ベンチマーク音声認識タスクにおけるロバストな分類性能を実現することができる。

関連論文リスト

• fSEAD: a Composable FPGA-based Streaming Ensemble Anomaly Detection Library [1.8570740863168362]
  機械学習のアンサンブルは、複数のベースモデルを組み合わせてより正確な出力を生成する。 本稿では,複数の部分再構成可能な領域,pblockからなるフレキシブルコンピューティングアーキテクチャを提案し,それぞれが異常検出を実装している。 概念実証設計では,ロダ,RS-Hash,xStreamの3つの最先端異常検出アルゴリズムがサポートされている。
  論文  参考訳（メタデータ） (2024-06-10T03:38:35Z)
• Enhancement of a Text-Independent Speaker Verification System by using Feature Combination and Parallel-Structure Classifiers [0.0]
  本稿では,特徴抽出と分類という2つのモジュールについて検討する。 最も適切な音響特徴の選択は、頑健な話者検証を行う上で重要な要素である。 ノイズの多い環境でシステムを強化するために,前処理段階としてのマルチバンドノイズ除去手法を提案する。
  論文  参考訳（メタデータ） (2024-01-26T17:19:59Z)
• Fast Inner-Product Algorithms and Architectures for Deep Neural Network Accelerators [0.0]
  本稿では,FFIP(Free-pipeline Fast Inner Product)と呼ばれる新しいアルゴリズムとそのハードウェアアーキテクチャを紹介する。 FIPは、主に行列乗算に分解できるすべての機械学習(ML)モデル層に適用できる。 FFIPは従来の固定点シストリックアレーMLアクセラレーターにシームレスに組み込むことができることを示す。
  論文  参考訳（メタデータ） (2023-11-20T22:37:20Z)
• Dynamic Perceiver for Efficient Visual Recognition [87.08210214417309]
  特徴抽出手順と早期分類タスクを分離する動的知覚器(Dyn-Perceiver)を提案する。 特徴ブランチは画像の特徴を抽出し、分類ブランチは分類タスクに割り当てられた遅延コードを処理する。 早期出口は分類枝に限られており、低レベルの特徴において線形分離性は不要である。
  論文  参考訳（メタデータ） (2023-06-20T03:00:22Z)
• One-Dimensional Deep Image Prior for Curve Fitting of S-Parameters from Electromagnetic Solvers [57.441926088870325]
  Deep Image Prior(ディープ・イメージ・プライオリ、ディープ・イメージ・プライオリ、DIP)は、ランダムなd畳み込みニューラルネットワークの重みを最適化し、ノイズや過度な測定値からの信号に適合させる技術である。 本稿では,Vector Fitting (VF) の実装に対して,ほぼすべてのテスト例において優れた性能を示す。
  論文  参考訳（メタデータ） (2023-06-06T20:28:37Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• Multiplierless In-filter Computing for tinyML Platforms [6.878219199575747]
  In-filter音響分類のための新しいマルチプライヤレスフレームワークを提案する。 我々は、近似誤差を緩和するバックプロパゲーションを含む、MPベースの近似をトレーニングに用いている。 このフレームワークは、1Kスライス未満の従来の分類フレームワークよりも効率的である。
  論文  参考訳（メタデータ） (2023-04-24T04:33:44Z)
• Parallel APSM for Fast and Adaptive Digital SIC in Full-Duplex Transceivers with Nonlinearity [19.534700035048637]
  カーネルベースの適応フィルタは、フル(FD)モードのトランシーバにおけるデジタルデジタルドメイン自己干渉キャンセル(SIC)に適用される。 彼らは、カーネルベースのアルゴリズムがリッチで非線形な関数空間内で並列計算ベースの実装を実現しつつ、良好なレベルのデジタルSICを実現することを実証した。
  論文  参考訳（メタデータ） (2022-07-12T11:17:22Z)
• Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
  本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。 推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
  論文  参考訳（メタデータ） (2022-07-03T06:57:07Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Any-to-Many Voice Conversion with Location-Relative Sequence-to-Sequence Modeling [61.351967629600594]
  本稿では,非並列音声変換手法である非並列音声変換法(seq2seq)を提案する。 本手法では,ボトルネック特徴抽出器(BNE)とセック2セック合成モジュールを組み合わせる。 主観的および主観的評価は,提案手法が自然性と話者類似性の両方において優れた音声変換性能を有することを示す。
  論文  参考訳（メタデータ） (2020-09-06T13:01:06Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。