論文の概要: Accelerated Quantum Monte Carlo with Probabilistic Computers
- arxiv url: http://arxiv.org/abs/2210.17526v1
- Date: Mon, 31 Oct 2022 17:44:56 GMT
- ステータス: 処理完了
- システム内更新日: 2023-01-20 22:06:10.743784
- Title: Accelerated Quantum Monte Carlo with Probabilistic Computers
- Title（参考訳）: 確率コンピュータを用いた加速量子モンテカルロ
- Authors: Shuvro Chowdhury, Kerem Y. Camsari, and Supriyo Datta
- Abstract要約: 量子モンテカルロ法(QMC)は、様々な科学的問題に広く用いられている。
特殊設計されたデジタルプロセッサを用いて,標準QMCアルゴリズムの2-3桁の高速化を実演する。
- 参考スコア（独自算出の注目度）: 0.021506382989223777
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Quantum Monte Carlo (QMC) techniques are widely used in a variety of
scientific problems of great interest and much work has been dedicated to
developing optimized algorithms that can accelerate QMC on standard processors
(CPU). In this paper, we demonstrate 2-3 orders of magnitude acceleration of a
standard QMC algorithm using a specially designed digital processor, and a
further 2-3 orders of magnitude by mapping it to a clockless analog processor.
Similar improvements through customized hardware design have been demonstrated
for other applications. Our demonstration provides a roadmap for 5-6 orders of
magnitude acceleration for a transverse field Ising model (TFIM) and could
possibly be extended to other QMC models as well. The clockless analog hardware
can be viewed as the classical counterpart of the quantum annealer and provides
performance within a factor of $<10$ of the latter. The time to solution (TTS)
for the clockless analog hardware scales with the number of qubits as $O(N)$,
improving the $O(N^2)$ scaling for CPU implementations, but appears worse than
that reported for quantum annealers by D-Wave.
- Abstract（参考訳）: 量子モンテカルロ(QMC)技術は様々な科学的問題に広く使われており、標準プロセッサ(CPU)上でQMCを高速化する最適化アルゴリズムの開発に多くの研究が費やされている。
本稿では,特別に設計されたディジタルプロセッサを用いた標準qmcアルゴリズムの2～3桁の高速化と,クロックレスアナログプロセッサへのマッピングによりさらに2～3桁の高速化を示す。
他のアプリケーションでも、ハードウェア設計のカスタマイズによる同様の改善が実証されている。
本実験では,横磁場イジングモデル (tfim) の5～6桁加速度のロードマップを提供し,他のqmcモデルにも拡張できる可能性を示した。
クロックレスアナログハードウェアは、量子アニールの古典的なものと見なすことができ、後者の$<10$の範囲で性能を提供する。
クロックレスアナログハードウェアの解法時間(TTS)は、量子ビット数が$O(N)$となり、CPU実装の$O(N^2)$スケールが向上するが、D-Waveによる量子アニーラーの報告よりも悪いように見える。
関連論文リスト
- Demonstrating real-time and low-latency quantum error correction with superconducting qubits [52.08698178354922]
超伝導量子プロセッサに組み込まれたスケーラブルFPGAデコーダを用いて低遅延フィードバックを示す。
復号ラウンド数が増加するにつれて、論理誤差の抑制が観察される。
この作業でデコーダのスループットとレイテンシが発達し、デバイスの継続的な改善と相まって、次世代の実験がアンロックされた。
論文 参考訳（メタデータ） (2024-10-07T17:07:18Z) - Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。
本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-07-24T14:21:41Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Design Verification of the Quantum Control Stack [0.5089990359065384]
本論文は量子コンピューティングの紹介と,古典的デバイス検証技術の適用方法の紹介として機能する。
量子制御スタックを構築する上での2つの大きな課題は、エッジでの正確な決定論的最適化操作と、中間層でのスケールアウト処理である。
論文 参考訳（メタデータ） (2023-10-08T16:51:48Z) - Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and
Algorithm Co-design [66.39546326221176]
多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。
注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。
本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
論文 参考訳（メタデータ） (2022-09-20T09:28:26Z) - The Future of Quantum Computing with Superconducting Qubits [2.6668731290542222]
量子処理ユニット(QPU)の出現に伴い、計算パラダイムの分岐点が見られます。
超多項式スピードアップによる計算の可能性を抽出し、量子アルゴリズムを実現するには、量子誤り訂正技術の大幅な進歩が必要になる可能性が高い。
長期的には、より効率的な量子誤り訂正符号を実現するために、2次元トポロジ以上の量子ビット接続を利用するハードウェアが見られます。
論文 参考訳（メタデータ） (2022-09-14T18:00:03Z) - Adiabatic Quantum Computing for Multi Object Tracking [170.8716555363907]
マルチオブジェクト追跡(MOT)は、オブジェクト検出が時間を通して関連付けられているトラッキング・バイ・検出のパラダイムにおいて、最もよくアプローチされる。
これらの最適化問題はNPハードであるため、現在のハードウェア上の小さなインスタンスに対してのみ正確に解決できる。
本手法は,既成整数計画法を用いても,最先端の最適化手法と競合することを示す。
論文 参考訳（メタデータ） (2022-02-17T18:59:20Z) - MAPLE: Microprocessor A Priori for Latency Estimation [81.91509153539566]
現代のディープニューラルネットワークは、低レイテンシとエネルギー消費を示しながら最先端の精度を示す必要がある。
評価されたアーキテクチャのレイテンシの測定は、NASプロセスにかなりの時間を加えます。
転送学習やドメイン適応に依存しない推定用マイクロプロセッサAプライオリティを提案する。
論文 参考訳（メタデータ） (2021-11-30T03:52:15Z) - Exploiting Different Levels of Parallelism in the Quantum Control
Microarchitecture for Superconducting Qubits [16.81923513772868]
回路レベル並列(CLP)と量子操作レベル並列(QOLP)を利用する新しい制御マイクロアーキテクチャを提案する。
Shor症候群測定のベンチマークテストでは,提案手法の6コア実装は単一コアと比較して最大2.59$times$ Speedupを実現している。
論文 参考訳（メタデータ） (2021-08-19T13:24:01Z) - Electronic structure with direct diagonalization on a D-Wave quantum
annealer [62.997667081978825]
本研究は、D-Wave 2000Q量子アニール上の分子電子ハミルトニアン固有値-固有ベクトル問題を解くために、一般量子アニール固有解法(QAE)アルゴリズムを実装した。
そこで本研究では,D-Waveハードウェアを用いた各種分子系における基底および電子励起状態の取得について述べる。
論文 参考訳（メタデータ） (2020-09-02T22:46:47Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。