論文の概要: Parity Measurements using Dispersive Shifts for Surface Codes
- arxiv url: http://arxiv.org/abs/2309.06905v1
- Date: Wed, 13 Sep 2023 12:06:46 GMT
- ステータス: 処理完了
- システム内更新日: 2023-09-14 14:31:52.234982
- Title: Parity Measurements using Dispersive Shifts for Surface Codes
- Title（参考訳）: 分散シフトを用いた表面符号のパリティ測定
- Authors: Aneirin Baker
- Abstract要約: 分散シフトに基づくStabler Readoutに有用な単発撮影法
99.8%の忠実度と600nsのゲート時間を求め,高次Z相互作用がシステムに与える影響について検討した。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Parity measurements are central to quantum error correction (QEC). In current
implementations measurements of stabilizers are performed using a number of
Controlled Not (CNOT) gates. This implementation suffers from an exponential
decrease in fidelity as the number of CNOT gates increases thus the stabilizer
measurements also suffer a severe decrease in fidelity and increase in gate
time. Speeding up and improving the fidelity of this process will improve error
rates of these stabilizer measurements thus increasing the coherence times of
logical qubits. We propose a single shot method useful for stabilizer readout
based on dispersive shifts. We show a possible set up for this method and
simulate a 4 qubit system showing that this method is an improvement over the
previous CNOT circuit in both fidelity and gate time. We find a fidelity of
99.8% and gate time of 600 ns using our method and investigate the effects of
higher order Z interactions on the system.
- Abstract（参考訳）: パリティ測定は量子エラー補正(QEC)の中心である。
現在の実装では、多数の制御not(cnot)ゲートを使用して安定化器の測定を行う。
この実装は、CNOTゲートの数が増加するにつれて、フィデリティの指数関数的に減少するので、安定化器の測定もフィデリティの著しく低下し、ゲート時間も増加する。
このプロセスの高速化と忠実性の向上は、これらの安定度測定の誤差率を改善し、論理量子ビットのコヒーレンス時間を増加させる。
分散シフトに基づく安定化再生に有用な単一ショット法を提案する。
本稿では,本手法のセットアップの可能性を示し,従来のcnot回路よりも忠実度とゲートタイムが改善されていることを示す4量子ビットシステムをシミュレートする。
本手法では,99.8%の忠実度と600nsのゲートタイムを求め,高次z相互作用の影響について検討した。
関連論文リスト
- Control landscapes for high-fidelity generation of C-NOT and C-PHASE gates with coherent and environmental driving [41.94295877935867]
環境下でC-Zゲートを詳細に検討した2ビットC-NOTとC-PHASEの高忠実度発生問題について考察する。
本研究では, 忠実度の挙動を制御の関数として記述した量子制御環境について検討する。
論文 参考訳（メタデータ） (2024-05-23T00:04:19Z) - Lazy Layers to Make Fine-Tuned Diffusion Models More Traceable [70.77600345240867]
新たな任意の任意配置(AIAO)戦略は、微調整による除去に耐性を持たせる。
拡散モデルの入力/出力空間のバックドアを設計する既存の手法とは異なり,本手法では,サンプルサブパスの特徴空間にバックドアを埋め込む方法を提案する。
MS-COCO,AFHQ,LSUN,CUB-200,DreamBoothの各データセットに関する実証研究により,AIAOの堅牢性が確認された。
論文 参考訳（メタデータ） (2024-05-01T12:03:39Z) - Stable Symmetry-Protected Topological Phases in Systems with Heralded Noise [0.0]
定常状態が安定な混合状態対称性保護位相(SPT)秩序を示す局所量子チャネルの族を示す。
定常状態の短距離対にエラーを効果的に閉じ込める補正プロトコルを構築する。
遮蔽ノイズの速度が増加するにつれて、SPTの順序は最終的に有向パーコレーション遷移によって失われる。
論文 参考訳（メタデータ） (2024-04-25T18:21:48Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Hamiltonian Phase Error in Resonantly Driven CNOT Gate Above the
Fault-Tolerant Threshold [0.0]
電子スピン量子ビットは スケーラブルな量子プロセッサのための 有望なプラットフォームです
本格的な量子コンピュータは、高忠実度量子ゲートを必要とする量子エラー補正を必要とする。
交換型シリコン量子プロセッサにおいて,高忠実度制御回転ゲートの簡易かつ信頼性の高い校正手順を示す。
論文 参考訳（メタデータ） (2023-07-18T07:44:00Z) - Leakage in restless quantum gate calibration [0.5439020425819]
マルコフ連鎖に基づくレスレス回路実行シミュレータを開発し, リークの影響について検討する。
レスレスキャリブレーションは, 現在の単一ビットゲートの10～4ドルのゲート忠実度に比べ, 最大0.5%の漏れを許容することを示す。
この結果から、レスレス回路の実行が非計算状態の誤分類に対してレジリエンスであることを示す標準量子ビット状態判別法が得られた。
論文 参考訳（メタデータ） (2023-04-18T20:59:16Z) - Analytical and experimental study of center line miscalibrations in M\o
lmer-S\o rensen gates [51.93099889384597]
モルマー・ソレンセンエンタングゲートの誤校正パラメータの系統的摂動展開について検討した。
我々はゲート進化演算子を計算し、関連する鍵特性を得る。
我々は、捕捉されたイオン量子プロセッサにおける測定値に対して、モデルからの予測をベンチマークすることで検証する。
論文 参考訳（メタデータ） (2021-12-10T10:56:16Z) - Experimental demonstration of continuous quantum error correction [0.0]
マルチキュービットアーキテクチャにおいて,連続量子ビットフリップ補正符号を実装した。
平均ビットフリップ検出効率は最大91%に達する。
その結果,マルチキュービットアーキテクチャにおける資源効率の安定度の測定結果が得られた。
論文 参考訳（メタデータ） (2021-07-23T18:00:55Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z) - Accurate methods for the analysis of strong-drive effects in parametric
gates [94.70553167084388]
正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。
我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
論文 参考訳（メタデータ） (2021-07-06T02:02:54Z) - Composably secure data processing for Gaussian-modulated continuous
variable quantum key distribution [58.720142291102135]
連続可変量子鍵分布(QKD)は、ボソニックモードの二次構造を用いて、2つのリモートパーティ間の秘密鍵を確立する。
構成可能な有限サイズセキュリティの一般的な設定におけるホモダイン検出プロトコルについて検討する。
特に、ハイレート(非バイナリ)の低密度パリティチェックコードを使用する必要のあるハイシグネチャ・ツー・ノイズ・システマを解析する。
論文 参考訳（メタデータ） (2021-03-30T18:02:55Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。