論文の概要: On the Amplification of Cache Occupancy Attacks in Randomized Cache Architectures
- arxiv url: http://arxiv.org/abs/2310.05172v1
- Date: Sun, 8 Oct 2023 14:06:06 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-19 02:52:40.578917
- Title: On the Amplification of Cache Occupancy Attacks in Randomized Cache Architectures
- Title(参考訳): ランダム化キャッシュアーキテクチャにおけるキャッシュ実行時アタックの増幅について
- Authors: Anirban Chakraborty, Nimish Mishra, Sayandeep Saha, Sarani Bhattacharya, Debdeep Mukhopadhyay,
- Abstract要約: MIRAGEは,エビクションベースの攻撃に対して耐性があるといわれ,キャッシュ占有率の増大を図っている。
我々は,MIRAGEのグローバルな消去特性を利用して,バイトレベルの粒度を持つ被覆チャネルを実証する。
攻撃ベクトルを拡張して、ワークロードのサイドチャネル、テンプレートベースのフィンガープリントをクロスコア設定に含めます。
- 参考スコア(独自算出の注目度): 11.018866935621045
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In this work, we explore the applicability of cache occupancy attacks and the implications of secured cache design rationales on such attacks. In particular, we show that one of the well-known cache randomization schemes, MIRAGE, touted to be resilient against eviction-based attacks, amplifies the chances of cache occupancy attack, making it more vulnerable compared to contemporary designs. We leverage MIRAGE's global eviction property to demonstrate covert channel with byte-level granularity, with far less cache occupancy requirement (just $10\%$ of LLC) than other schemes. For instance, ScatterCache (a randomisation scheme with lesser security guarantees than MIRAGE) and generic set-associative caches require $40\%$ and $30\%$ cache occupancy, respectively, to exhibit covert communication. Furthermore, we extend our attack vectors to include side-channel, template-based fingerprinting of workloads in a cross-core setting. We demonstrate the potency of such fingerprinting on both inhouse LLC simulator as well as on SPEC2017 workloads on gem5. Finally, we pinpoint implementation inconsistencies in MIRAGE's publicly available gem5 artifact which motivates a re-evaluation of the performance statistics of MIRAGE with respect to ScatterCache and baseline set-associative cache. We find MIRAGE, in reality, performs worse than what is previously reported in literature, a concern that should be addressed in successor generations of secured caches.
- Abstract(参考訳): 本研究では,キャッシュ占有攻撃の適用可能性と,キャッシュ設計のセキュアな論理が攻撃に与える影響について検討する。
特に、よく知られたキャッシュランダム化スキームであるMIRAGEは、消去ベースの攻撃に対して耐性があり、キャッシュ占有攻撃の可能性を増幅し、現代の設計に比べて脆弱であることを示す。
MIRAGEのグローバルなエヴィジョン特性を活用して、他のスキームよりもキャッシュ占有要件($10\%)がはるかに少ないバイトレベルの粒度でカバートチャネルを実証する。
例えば、ScatterCache(MIRAGEよりもセキュリティ保証が低いランダム化スキーム)とジェネリックなセット連想キャッシュは、秘密の通信を示すためにそれぞれ$40\%と$30\%のキャッシュ占有力を必要とする。
さらに、攻撃ベクトルを拡張して、ワークロードのサイドチャネル、テンプレートベースのフィンガープリントをクロスコア設定に含めます。
内部LLCシミュレータと gem5 上の SPEC2017 ワークロードの両方で,このような指紋認証の有効性を実証する。
最後に、ScatterCacheとベースラインのセットアソシエイトキャッシュに関して、MIRAGEのパフォーマンス統計を再評価する動機となる、MIRAGEが公開しているgem5アーティファクトの実装の矛盾を指摘します。
実際、MIRAGEは文献で報告されているものよりもパフォーマンスが悪く、これは後継のセキュアキャッシュ世代で対処すべき懸念である。
関連論文リスト
- PCG: Mitigating Conflict-based Cache Side-channel Attacks with Prefetching [6.884097465523025]
本稿ではPCGと呼ばれる新しいプリフェッチ方式を提案する。
被害者関係のキャッシュ占有率の変更を追加し、攻撃者を妨害するために被害者関連のキャッシュ占有率の変更を減らすことを組み合わせている。
PCGは平均パフォーマンスが1.64%向上し、ハードウェアリソース消費の1.26%のオーバーヘッドしか発生しない。
論文 参考訳(メタデータ) (2024-05-06T07:26:53Z) - Prime+Retouch: When Cache is Locked and Leaked [8.332926136722296]
現代のコモディティCPU上のキャッシュは、サイドチャネルリークの主な原因の1つになっている。
キャッシュベースのサイドチャネル攻撃を防ぐため、2種類の対策が提案されている。
これらの防御策を完全に回避するPrime+Retouch攻撃を提示する。
論文 参考訳(メタデータ) (2024-02-23T16:34:49Z) - Get More with LESS: Synthesizing Recurrence with KV Cache Compression
for Efficient LLM Inference [83.34219335496073]
我々はキー値(KV)キャッシュによって課されるメモリボトルネックに焦点を当てる。
既存のKVキャッシュ手法は、比較的重要でないKVペアの大きなスワストを刈り取ったり、取り除いたりすることでこの問題に対処する。
本稿では,固定サイズキャッシュと退避型キャッシュを簡易に統合したLESSを提案する。
論文 参考訳(メタデータ) (2024-02-14T18:54:56Z) - Cached Transformers: Improving Transformers with Differentiable Memory
Cache [71.28188777209034]
この作業では、Cached Transformerと呼ばれる新しいTransformerモデルが導入されている。
Gated Recurrent Cached (GRC) を使用して、トークンの異なるメモリキャッシュで自己アテンションメカニズムを拡張する。
論文 参考訳(メタデータ) (2023-12-20T03:30:51Z) - On The Effect of Replacement Policies on The Security of Randomized Cache Architectures [3.657370759311754]
新たなポリシであるVARP-64による消去セットの構築には,ランダムな置換ポリシよりも25倍以上のキャッシュアクセスが必要であることを示す。
我々は2つの新しい代替政策を開発し、Prime+Prune+Probe攻撃者に対するセキュリティに関して、合計5つの代替政策を評価する。
論文 参考訳(メタデータ) (2023-12-11T09:21:43Z) - BadCLIP: Dual-Embedding Guided Backdoor Attack on Multimodal Contrastive
Learning [85.2564206440109]
本報告では,防衛後においてもバックドア攻撃が有効であり続けるという現実的なシナリオにおける脅威を明らかにする。
バックドア検出や細調整防御のモデル化に抵抗性のあるemphtoolnsアタックを導入する。
論文 参考訳(メタデータ) (2023-11-20T02:21:49Z) - Random and Safe Cache Architecture to Defeat Cache Timing Attacks [5.142233612851766]
キャッシュは、メモリアクセスの処理に要する時間が異なるため、秘密情報を漏洩するために悪用されている。
攻撃と防御の空間を体系的に把握し、既存の防御がすべてのキャッシュタイミング攻撃に対処していないことを示す。
我々はRandom and Safe(RaS)キャッシュアーキテクチャを提案する。
論文 参考訳(メタデータ) (2023-09-28T05:08:16Z) - BackCache: Mitigating Contention-Based Cache Timing Attacks by Hiding Cache Line Evictions [7.46215723037597]
L1データキャッシュ攻撃は、重大なプライバシーと機密性の脅威を引き起こす。
BackCacheは常にキャッシュミスではなくキャッシュヒットを達成し、L1データキャッシュに対する競合ベースのキャッシュタイミング攻撃を軽減します。
BackCacheは、解放されたキャッシュラインをL1データキャッシュから完全に連想的なバックアップキャッシュに配置して、排除を隠蔽する。
論文 参考訳(メタデータ) (2023-04-20T12:47:11Z) - Accelerating Deep Learning Classification with Error-controlled
Approximate-key Caching [72.50506500576746]
我々は、近似キーキャッシングと名付けた新しいキャッシングパラダイムを提案する。
近似キャッシュはDL推論の負荷を軽減し、システムのスループットを向上するが、近似誤差を導入する。
我々は古典的なLRUと理想的なキャッシュのキャッシュシステム性能を解析的にモデル化し、期待される性能のトレース駆動評価を行い、提案手法の利点を最先端の類似キャッシュと比較した。
論文 参考訳(メタデータ) (2021-12-13T13:49:11Z) - Backdoor Attack on Hash-based Image Retrieval via Clean-label Data
Poisoning [54.15013757920703]
混乱性摂動誘発性バックドアアタック(CIBA)を提案する。
トレーニングデータに、正しいラベルで少量の有毒画像を注入する。
提案したCIBAの有効性を検証するための広範な実験を行った。
論文 参考訳(メタデータ) (2021-09-18T07:56:59Z) - Reinforcement Learning for Caching with Space-Time Popularity Dynamics [61.55827760294755]
キャッシングは次世代ネットワークにおいて重要な役割を果たすと想定されている。
コンテンツをインテリジェントにプリフェッチし、保存するためには、キャッシュノードは、何といつキャッシュするかを学ばなければならない。
本章では、近似キャッシングポリシー設計のための多目的強化学習に基づくアプローチを提案する。
論文 参考訳(メタデータ) (2020-05-19T01:23:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。