論文の概要: Synthesizing Hardware-Software Leakage Contracts for RISC-V Open-Source Processors

• arxiv url: http://arxiv.org/abs/2401.09383v1
• Date: Wed, 17 Jan 2024 17:54:53 GMT
• ステータス: 処理完了
• システム内更新日: 2024-03-25 12:27:42.418041
• Title: Synthesizing Hardware-Software Leakage Contracts for RISC-V Open-Source Processors
• Title（参考訳）: RISC-Vオープンソースプロセッサのためのハードウェアソフトリーク契約の合成
• Authors: Gideon Mohr, Marco Guarnieri, Jan Reineke,
• Abstract要約: 本稿では,オープンソースマイクロアーキテクチャのためのハードウェア・ソフトウェアリーク契約を合成する半自動手法を提案する。 我々はRISC-V ISAのためにこの手法をインスタンス化し、IbexおよびCVA6オープンソースプロセッサに適用した。
• 参考スコア（独自算出の注目度）: 6.061386291375516
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Microarchitectural attacks compromise security by exploiting software-visible artifacts of microarchitectural optimizations such as caches and speculative execution. Defending against such attacks at the software level requires an appropriate abstraction at the instruction set architecture (ISA) level that captures microarchitectural leakage. Hardware-software leakage contracts have recently been proposed as such an abstraction. In this paper, we propose a semi-automatic methodology for synthesizing hardware-software leakage contracts for open-source microarchitectures. For a given ISA, our approach relies on human experts to (a) capture the space of possible contracts in the form of contract templates and (b) devise a test-case generation strategy to explore a microarchitecture's potential leakage. For a given implementation of an ISA, these two ingredients are then used to automatically synthesize the most precise leakage contract that is satisfied by the microarchitecture. We have instantiated this methodology for the RISC-V ISA and applied it to the Ibex and CVA6 open-source processors. Our experiments demonstrate the practical applicability of the methodology and uncover subtle and unexpected leaks.
• Abstract（参考訳）: マイクロアーキテクチャー攻撃は、キャッシュや投機的実行といったマイクロアーキテクチャー最適化のソフトウェア可視アーチファクトを活用することでセキュリティを損なう。 このような攻撃をソフトウェアレベルで防御するには、マイクロアーキテクチャの漏洩を捉える命令セットアーキテクチャ(ISA)レベルで適切な抽象化が必要である。 ハードウェアソフトウェアリーク契約は、最近そのような抽象化として提案されている。 本稿では,オープンソースマイクロアーキテクチャのためのハードウェア・ソフトウェアリーク契約を合成する半自動手法を提案する。 特定のISAに対して、我々のアプローチは人間の専門家に頼っている。 (a)コントラクトテンプレートの形式で可能なコントラクトの空間をキャプチャします。 b) マイクロアーキテクチャーの潜在的な漏洩を探索するテストケース生成戦略を考案する。 ISAの実装のために、これらの2つの材料は、マイクロアーキテクチャによって満たされる最も正確なリーク契約を自動で合成するために使用される。 我々はRISC-V ISAのためにこの手法をインスタンス化し、IbexおよびCVA6オープンソースプロセッサに適用した。 我々の実験は方法論の実用性を示し、微妙で予期せぬリークを明らかにする。

関連論文リスト

• μRL: Discovering Transient Execution Vulnerabilities Using Reinforcement Learning [4.938372714332782]
  本稿では,SpectreやMeltdownといったマイクロアーキテクチャの脆弱性を発見する上での課題に対して,強化学習を用いることを提案する。 我々のRLエージェントはプロセッサと対話し、リアルタイムフィードバックから学び、命令シーケンスを優先順位付けすることで脆弱性を明らかにする。
  論文  参考訳（メタデータ） (2025-02-20T06:42:03Z)
• Library-Attack: Reverse Engineering Approach for Evaluating Hardware IP Protection [4.873538793723815]
  難読化、カモフラージュ、リアクションといったハードウェアIP保護の既存の対策は、機密性や整合性攻撃から守ることを目的としている。 現在の脅威モデルでは、これらの技術はICサプライチェーンへのアクセス権を持つ高度に熟練した敵による潜在的なリスクを見落としている。 本稿では,プライマリなハードウェアIPを回復するために,特権設計情報とセキュリティ対策の事前知識を活用する,新しいリバースエンジニアリング技術であるライブラリ・アタックを紹介する。
  論文  参考訳（メタデータ） (2025-01-21T17:01:18Z)
• Designing and Implementing a Generator Framework for a SIMD Abstraction Library [53.84310825081338]
  SIMD抽象化ライブラリを生成するための新しいエンドツーエンドフレームワークであるTSLGenを提案する。 私たちのフレームワークは既存のライブラリに匹敵するもので、同じパフォーマンスを実現しています。
  論文  参考訳（メタデータ） (2024-07-26T13:25:38Z)
• VeriCHERI: Exhaustive Formal Security Verification of CHERI at the RTL [4.652188875442064]
  CHERIはハードウェアに直接、きめ細かいメモリ保護を提供し、強制する。 VeriCHERIはISA仕様を一切必要としないという点で、従来のものと概念的に異なる。 CHERIの変種を実装したRISC-Vベースのプロセッサ上で,VeriCHERIの有効性とスケーラビリティを示す。
  論文  参考訳（メタデータ） (2024-07-26T11:48:55Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• Testing side-channel security of cryptographic implementations against future microarchitectures [38.73923812516342]
  最近の研究は、新しいマイクロアーキテクチャー最適化がPandoraのマイクロアーキテクチャー攻撃の箱を開くかもしれないことを示唆している。 我々はLmSpecと呼ばれる表現力のあるドメイン固有言語を開発し、チップベンダーは与えられた最適化のためのリークモデルを指定することができる。 5つの人気ライブラリの8つのプリミティブの25実装に対する18のマイクロアーキテクチャ最適化に関する実証的研究を行った。
  論文  参考訳（メタデータ） (2024-02-01T14:56:54Z)
• A Survey and Comparative Analysis of Security Properties of CAN Authentication Protocols [92.81385447582882]
  コントロールエリアネットワーク(CAN)バスは車内通信を本質的に安全でないものにしている。 本稿では,CANバスにおける15の認証プロトコルをレビューし,比較する。 実装の容易性に寄与する本質的な運用基準に基づくプロトコルの評価を行う。
  論文  参考訳（メタデータ） (2024-01-19T14:52:04Z)
• HasTEE+ : Confidential Cloud Computing and Analytics with Haskell [50.994023665559496]
  信頼性コンピューティングは、Trusted Execution Environments(TEEs)と呼ばれる特別なハードウェア隔離ユニットを使用して、コテナントクラウドデプロイメントにおける機密コードとデータの保護を可能にする。 低レベルのC/C++ベースのツールチェーンを提供するTEEは、固有のメモリ安全性の脆弱性の影響を受けやすく、明示的で暗黙的な情報フローのリークを監視するための言語構造が欠如している。 私たちは、Haskellに埋め込まれたドメイン固有言語(cla)であるHasTEE+を使って、上記の問題に対処します。
  論文  参考訳（メタデータ） (2024-01-17T00:56:23Z)
• Citadel: Simple Spectre-Safe Isolation For Real-World Programs That Share Memory [8.414722884952525]
  緩和マイクロアーキテクチャ分離(RMI)と呼ばれる新しいセキュリティ機能を導入する。 RMIは、攻撃者とメモリを共有できない機密プログラムを許可し、情報漏洩を非投機的実行に制限する。 エンドツーエンドのプロトタイプであるCitadelは、Linuxをブートしてセキュアなアプリケーションを実行するFPGAベースのマルチコアプロセッサで構成されています。
  論文  参考訳（メタデータ） (2023-06-26T17:51:23Z)
• Is Vertical Logistic Regression Privacy-Preserving? A Comprehensive Privacy Analysis and Beyond [57.10914865054868]
  垂直ロジスティック回帰(VLR)をミニバッチ降下勾配で訓練した。 我々は、オープンソースのフェデレーション学習フレームワークのクラスにおいて、VLRの包括的で厳密なプライバシー分析を提供する。
  論文  参考訳（メタデータ） (2022-07-19T05:47:30Z)
• Safe RAN control: A Symbolic Reinforcement Learning Approach [62.997667081978825]
  本稿では,無線アクセスネットワーク(RAN)アプリケーションの安全管理のためのシンボル強化学習(SRL)アーキテクチャを提案する。 我々は、ユーザが所定のセルネットワークトポロジに対して高レベルの論理的安全性仕様を指定できる純粋に自動化された手順を提供する。 ユーザがシステムに意図仕様を設定するのを支援するために開発されたユーザインターフェース(UI)を導入し、提案するエージェントの動作の違いを検査する。
  論文  参考訳（メタデータ） (2021-06-03T16:45:40Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。