論文の概要: Reuse-Aware Compilation for Zoned Quantum Architectures Based on Neutral Atoms

• arxiv url: http://arxiv.org/abs/2411.11784v3
• Date: Fri, 06 Dec 2024 20:42:58 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-10 14:48:33.644955
• Title: Reuse-Aware Compilation for Zoned Quantum Architectures Based on Neutral Atoms
• Title（参考訳）: 中性原子に基づくゾーン量子アーキテクチャの再利用対応コンパイル
• Authors: Wan-Hsuan Lin, Daniel Bochen Tan, Jason Cong,
• Abstract要約: ゾーンアーキテクチャのためのスケーラブルなコンパイラZACを提案する。 ZACは、クォービット再利用でゾーン間のデータの移動オーバーヘッドを最小限にする。 ZACはモノリシックアーキテクチャに比べて22倍の忠実性向上を実現している。
• 参考スコア（独自算出の注目度）: 5.9674479510253535
• License:
• Abstract: Quantum computing architectures based on neutral atoms offer large scales and high-fidelity operations. They can be heterogeneous, with different zones for storage, entangling operations, and readout. Zoned architectures improve computation fidelity by shielding idling qubits in storage from side-effect noise, unlike monolithic architectures where all operations occur in a single zone. However, supporting these flexible architectures with efficient compilation remains challenging. In this paper, we propose ZAC, a scalable compiler for zoned architectures. ZAC minimizes data movement overhead between zones with qubit reuse, i.e., keeping them in the entanglement zone if an immediate entangling operation is pending. Other innovations include novel data placement and instruction scheduling strategies in ZAC, a flexible specification of zoned architectures, and an intermediate representation for zoned architectures, ZAIR. Our evaluation shows that zoned architectures equipped with ZAC achieve a 22x improvement in fidelity compared to monolithic architectures. Moreover, ZAC is shown to have a 10% fidelity gap on average compared to the ideal solution. This significant performance enhancement enables more efficient and reliable quantum circuit execution, enabling advancements in quantum algorithms and applications. ZAC is open source at https://github.com/UCLA-VAST/ZAC
• Abstract（参考訳）: 中立原子に基づく量子コンピューティングアーキテクチャは、大規模かつ高忠実な演算を提供する。 それらは異種であり、ストレージ、エンタングリング操作、読み出しのための異なるゾーンを持つ。 ゾーンドアーキテクチャは、すべての操作が単一ゾーンで発生するモノリシックアーキテクチャとは異なり、サイドエフェクトノイズからストレージ内のアイドリングキュービットを遮蔽することにより、計算精度を向上させる。 しかし、これらの柔軟なアーキテクチャを効率的なコンパイルでサポートすることは依然として困難である。 本稿では,ゾーンアーキテクチャのスケーラブルなコンパイラであるZACを提案する。 ZACは、量子ビット再利用を伴うゾーン間のデータ移動オーバーヘッドを最小化し、即時エンタングリング操作が保留されている場合、それらをエンタングメントゾーンに保持する。 その他の革新としては、ZACにおける新しいデータ配置と命令スケジューリング戦略、ゾーンアーキテクチャのフレキシブルな仕様、ゾーンアーキテクチャの中間表現であるZAIRなどがある。 ZACを組み込んだゾーンアーキテクチャは, モノリシックアーキテクチャに比べて22倍の忠実度向上を実現している。 さらに、ZACは理想解に比べて10%の忠実度ギャップがあることが示されている。 この大幅な性能向上は、より効率的で信頼性の高い量子回路の実行を可能にし、量子アルゴリズムや応用の進歩を可能にする。 ZACがhttps://github.com/UCLA-VAST/ZACでオープンソース化

関連論文リスト

• ZAP: Zoned Architecture and Parallelizable Compiler for Field Programmable Atom Array [9.421018957499186]
  我々は中性原子量子コンパイルのための新しいゾーンドアーキテクチャを提案する。 本手法は,100量子ビットを必要とする場合の忠実度を5.4倍に向上させる。
  論文  参考訳（メタデータ） (2024-11-21T11:39:21Z)
• AsCAN: Asymmetric Convolution-Attention Networks for Efficient Recognition and Generation [48.82264764771652]
  本稿では,畳み込みブロックと変圧器ブロックを組み合わせたハイブリッドアーキテクチャAsCANを紹介する。 AsCANは、認識、セグメンテーション、クラス条件画像生成など、さまざまなタスクをサポートしている。 次に、同じアーキテクチャをスケールして、大規模なテキスト・イメージタスクを解決し、最先端のパフォーマンスを示す。
  論文  参考訳（メタデータ） (2024-11-07T18:43:17Z)
• Comparison of Superconducting NISQ Architectures [0.0]
  我々は、GoogleのSycamore、IBMのHeavy-Hex、RigettiのAspen、Ankaaといった超伝導アーキテクチャを研究している。 また、これらのアーキテクチャをターゲットにしたコンパイルツールも研究しています。
  論文  参考訳（メタデータ） (2024-09-03T17:12:08Z)
• An Abstract Model and Efficient Routing for Logical Entangling Gates on Zoned Neutral Atom Architectures [4.306566710489809]
  近年の成果は、フォールトトレラント量子コンピューティングにおける中性原子アーキテクチャの可能性を示している。 本稿では,新しいアーキテクチャの抽象モデルと,係合ゲートのルーティング問題に対する効率的な解を提供する。 さらに1つの論理キュービットを符号化する論理キュービットアレイについても検討する。
  論文  参考訳（メタデータ） (2024-05-13T18:00:01Z)
• Reducing Runtime Overhead via Use-Based Migration in Neutral Atom Quantum Architectures [0.0]
  我々は、失われた計算空間の有害な影響に対処する戦略を開発する。 アーキテクチャを別々のセクションに分割し、失われた原子のない各セクションで回路を実行する。 これらの手法により、30量子ビット回路の総実行時間が50%削減される。
  論文  参考訳（メタデータ） (2022-11-28T20:24:17Z)
• A Many-ported and Shared Memory Architecture for High-Performance ADAS SoCs [11.760927352147798]
  本稿では,ADASアプリケーションへのネイティブ並列アクセス間で高いデータスループットを実現するための共有メモリアーキテクチャを提案する。 その結果、提案アーキテクチャは、読み取りと書き込みの両方のアクセスに対して、100%近いスループットを提供することがわかった。 また、設計のスケーラビリティとモジュラリティを確保しながら、ドメイン固有のペイロードに一貫性を持たせることもできる。
  論文  参考訳（メタデータ） (2022-09-13T04:58:27Z)
• Generalizing Few-Shot NAS with Gradient Matching [165.5690495295074]
  One-Shotメソッドは、1つのスーパーネットをトレーニングし、ウェイトシェアリングを通じて検索空間内の全てのアーキテクチャのパフォーマンスを近似する。 Few-Shot NASは、One-Shotスーパーネットを複数のサブスーパーネットに分割することで、ウェイトシェアリングのレベルを下げる。 Few-Shotよりも優れており、派生したアーキテクチャの精度という点では、従来の同等の手法をはるかに上回っている。
  論文  参考訳（メタデータ） (2022-03-29T03:06:16Z)
• Rethinking Architecture Selection in Differentiable NAS [74.61723678821049]
  微分可能なニューラルアーキテクチャ探索は、その探索効率と簡易性において最も人気のあるNAS手法の1つである。 本稿では,各操作がスーパーネットに与える影響を直接測定する摂動に基づくアーキテクチャ選択を提案する。 提案手法により,DARTSの故障モードを大幅に緩和できることがわかった。
  論文  参考訳（メタデータ） (2021-08-10T00:53:39Z)
• iDARTS: Differentiable Architecture Search with Stochastic Implicit Gradients [75.41173109807735]
  微分可能なArchiTecture Search(DARTS)は先日,ニューラルアーキテクチャサーチ(NAS)の主流になった。 暗黙の関数定理に基づいてDARTSの過次計算に取り組む。 提案手法であるiDARTSのアーキテクチャ最適化は,定常点に収束することが期待される。
  論文  参考訳（メタデータ） (2021-06-21T00:44:11Z)
• Towards Accurate and Compact Architectures via Neural Architecture Transformer [95.4514639013144]
  計算コストを増すことなくパフォーマンスを向上させるために、アーキテクチャ内の操作を最適化する必要がある。 我々は最適化問題をマルコフ決定プロセス(MDP)にキャストするニューラルアーキテクチャ変換器(NAT)法を提案している。 NAT++(Neural Architecture Transformer++)メソッドを提案し、アーキテクチャ最適化のパフォーマンスを改善するために、候補遷移のセットをさらに拡大する。
  論文  参考訳（メタデータ） (2021-02-20T09:38:10Z)
• Stage-Wise Neural Architecture Search [65.03109178056937]
  ResNetやNASNetのような現代の畳み込みネットワークは、多くのコンピュータビジョンアプリケーションで最先端の結果を得た。 これらのネットワークは、同じ解像度で表現を操作するレイヤのセットであるステージで構成されている。 各ステージにおけるレイヤー数の増加はネットワークの予測能力を向上させることが示されている。 しかし、結果として得られるアーキテクチャは、浮動小数点演算、メモリ要求、推論時間の観点から計算的に高価になる。
  論文  参考訳（メタデータ） (2020-04-23T14:16:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。