論文の概要: DocEDA: Automated Extraction and Design of Analog Circuits from Documents with Large Language Model

• arxiv url: http://arxiv.org/abs/2412.05301v1
• Date: Mon, 25 Nov 2024 15:41:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-15 08:28:46.377364
• Title: DocEDA: Automated Extraction and Design of Analog Circuits from Documents with Large Language Model
• Title（参考訳）: DocEDA:大規模言語モデルを用いた文書からのアナログ回路の自動抽出と設計
• Authors: Hong Cai Chen, Longchang Wu, Ming Gao, Lingrui Shen, Jiarui Zhong, Yipin Xu,
• Abstract要約: 本稿では,先進的なコンピュータビジョン技術と大規模言語モデル(LLM)を活用して,文書からシームレスに電気パラメータを抽出する自動システムDocEDAを紹介する。 実験の結果,DocEDAは回路設計文書の処理効率と電気パラメータ抽出の精度を著しく向上させることがわかった。
• 参考スコア（独自算出の注目度）: 4.484539889795883
• License:
• Abstract: Efficient and accurate extraction of electrical parameters from circuit datasheets and design documents is critical for accelerating circuit design in Electronic Design Automation (EDA). Traditional workflows often rely on engineers manually searching and extracting these parameters, which is time-consuming, and prone to human error. To address these challenges, we introduce DocEDA, an automated system that leverages advanced computer vision techniques and Large Language Models (LLMs) to extract electrical parameters seamlessly from documents. The layout analysis model specifically designed for datasheet is proposed to classify documents into circuit-related parts. Utilizing the inherent Chain-of-Thought reasoning capabilities of LLMs, DocEDA automates the extraction of electronic component parameters from documents. For circuit diagrams parsing, an improved GAM-YOLO model is hybrid with topology identification to transform diagrams into circuit netlists. Then, a space mapping enhanced optimization framework is evoked for optimization the layout in the document. Experimental evaluations demonstrate that DocEDA significantly enhances the efficiency of processing circuit design documents and the accuracy of electrical parameter extraction. It exhibits adaptability to various circuit design scenarios and document formats, offering a novel solution for EDA with the potential to transform traditional methodologies.
• Abstract（参考訳）: 電子設計自動化(Electronic Design Automation, EDA)における回路設計の高速化には, 回路データシートおよび設計文書からの電気パラメータの効率的な抽出が重要である。 従来のワークフローは、しばしばエンジニアが手動でこれらのパラメータを検索して抽出する。 これらの課題に対処するために,先進的なコンピュータビジョン技術と大規模言語モデル(LLM)を活用して文書からシームレスに電気パラメータを抽出する自動システムDocEDAを導入する。 データシートに特化して設計されたレイアウト解析モデルは,文書を回路関連部品に分類するために提案される。 LLMの固有の連鎖推論機能を利用することで、DocEDAは文書から電子部品パラメータを抽出する。 サーキットダイアグラム解析では、改良されたGAM-YOLOモデルとトポロジ同定を併用し、ダイアグラムをサーキット・ネットリストに変換する。 次に、文書のレイアウトを最適化するために、空間マッピング強化最適化フレームワークを起動する。 実験により,DocEDAは回路設計文書の処理効率と電気パラメータ抽出の精度を著しく向上させることが示された。 様々な回路設計シナリオや文書形式への適応性を示し、従来の方法論を変革する可能性を持つEDAの新しいソリューションを提供する。

関連論文リスト

• Supervised Learning for Analog and RF Circuit Design: Benchmarks and Comparative Insights [10.354863964933019]
  本研究では,様々な回路タイプにわたる性能仕様から回路パラメータを設計するための教師付きMLに基づくアプローチについて検討する。 その結果,低雑音増幅器などの単純な回路は,平均相対誤差を0.3%以下と極めて精度が高いことがわかった。 異種回路では、トレーニングデータの増加により誤差の88%が減少し、受信側は平均相対誤差を0.23%以下とした。
  論文  参考訳（メタデータ） (2025-01-21T02:48:23Z)
• AMSnet-KG: A Netlist Dataset for LLM-based AMS Circuit Auto-Design Using Knowledge Graph RAG [15.61553255884534]
  大型言語モデル(LLM)は電子設計自動化(EDA)アプリケーションのための強力なツールとして登場した。 本稿では,様々なAMS回路スキーマとネットリストを含むデータセットであるAMSnet-KGを紹介する。 LLMに埋め込まれた包括的知識を利用する自動AMS回路生成フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-11-07T02:49:53Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Artificial-Intelligence-Based Design for Circuit Parameters of Power Converters [0.0]
  本稿では,電力変換器のパラメータ設計のための人工知能設計(AI-D)手法を提案する。 高精度で実装が容易な人間依存を軽減するため、シミュレーションツールとバッチ正規化ニューラルネットワーク(BN-NN)が採用されている。 提案手法は, 電気自動車の48V・12Vアクセサリー負荷電源システムにおいて, 同期バックコンバータの回路パラメータ設計において検証される。
  論文  参考訳（メタデータ） (2023-07-30T08:39:41Z)
• Learning to Design Analog Circuits to Meet Threshold Specifications [2.5818330243826924]
  本稿では,シミュレーションデータから,しきい値仕様を満たす回路の設計を訓練可能なデータセットを生成する手法を提案する。 提案手法は,5%の誤差マージンで90%以上の成功率を達成するとともに,データ効率を1桁以上の精度で向上することを示す。
  論文  参考訳（メタデータ） (2023-07-25T23:25:05Z)
• Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
  シミュレーションの少ない機械学習(ML)アプローチを提案する。 提案手法により,OCCを全回路の仕様に近づけることができることを示す。
  論文  参考訳（メタデータ） (2023-06-23T12:57:46Z)
• AutoPEFT: Automatic Configuration Search for Parameter-Efficient Fine-Tuning [77.61565726647784]
  ニューラルアーキテクチャ検索の進歩により,自動PEFT設定選択のためのAutoPEFTを提案する。 本稿では,AutoPEFTが検出した構成が既存のPEFT法よりも大幅に優れており,FFTと同等かそれ以上であることを示す。
  論文  参考訳（メタデータ） (2023-01-28T08:51:23Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• Automatic digital twin data model generation of building energy systems from piping and instrumentation diagrams [58.720142291102135]
  建物からP&IDのシンボルや接続を自動で認識する手法を提案する。 シンボル認識,線認識,およびデータセットへの接続の導出にアルゴリズムを適用する。 このアプローチは、制御生成、(分散)モデル予測制御、障害検出といった、さらなるプロセスで使用することができる。
  論文  参考訳（メタデータ） (2021-08-31T15:09:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。