論文の概要: DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent

• arxiv url: http://arxiv.org/abs/2412.05311v1
• Date: Thu, 28 Nov 2024 04:29:17 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-15 08:00:18.290012
• Title: DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent
• Title（参考訳）: DRCコーダ:LDM自動エージェントを用いた自動DRCチェッカコード生成
• Authors: Chen-Chia Chang, Chia-Tung Ho, Yaguang Li, Yiran Chen, Haoxing Ren,
• Abstract要約: 統合設計規則チェッカー(DRC)は、電力性能領域の高速な最適化ループのためのルートツールやルートツールとしてよく用いられる。 商用のDRCツールの標準を満たすために統合されたDRCチェッカーを実装するには、広範な人間の専門知識が必要である。 自動DRCコード生成のための視覚機能を備えたマルチエージェントフレームワークであるDRC-Coderを提案する。
• 参考スコア（独自算出の注目度）: 8.060577517205289
• License:
• Abstract: In the advanced technology nodes, the integrated design rule checker (DRC) is often utilized in place and route tools for fast optimization loops for power-performance-area. Implementing integrated DRC checkers to meet the standard of commercial DRC tools demands extensive human expertise to interpret foundry specifications, analyze layouts, and debug code iteratively. However, this labor-intensive process, requiring to be repeated by every update of technology nodes, prolongs the turnaround time of designing circuits. In this paper, we present DRC-Coder, a multi-agent framework with vision capabilities for automated DRC code generation. By incorporating vision language models and large language models (LLM), DRC-Coder can effectively process textual, visual, and layout information to perform rule interpretation and coding by two specialized LLMs. We also design an auto-evaluation function for LLMs to enable DRC code debugging. Experimental results show that targeting on a sub-3nm technology node for a state-of-the-art standard cell layout tool, DRC-Coder achieves perfect F1 score 1.000 in generating DRC codes for meeting the standard of a commercial DRC tool, highly outperforming standard prompting techniques (F1=0.631). DRC-Coder can generate code for each design rule within four minutes on average, which significantly accelerates technology advancement and reduces engineering costs.
• Abstract（参考訳）: 高度な技術ノードでは、統合設計規則チェッカー (DRC) が頻繁に使われ、電力性能領域の高速な最適化ループのためのルートツールが使用される。 商用のDRCツールの標準を満たすように統合されたDRCチェッカーを実装するには、ファウンダリー仕様の解釈、レイアウトの分析、コードを反復的にデバッグするための広範な専門知識が必要である。 しかし、この労働集約的なプロセスは、技術ノードの更新毎に繰り返す必要があるため、回路の設計のターンアラウンド時間が長くなる。 本稿では,自動DRCコード生成のための視覚機能を備えたマルチエージェントフレームワークであるDRC-Coderを提案する。 視覚言語モデルと大言語モデル(LLM)を組み込むことで、DRC-Coderはテキスト、視覚、レイアウト情報を効果的に処理し、2つの特殊なLLMによるルール解釈とコーディングを行うことができる。 また、DRCコードのデバッグを可能にするLLMの自動評価関数を設計する。 DRC-Coderは、最先端の標準セルレイアウトツールのサブ3nm技術ノードをターゲットとし、商用のDRCツールの標準を満たすためのDRCコードを生成するのに完璧なF1スコアを達成している(F1=0.631)。 DRC-Coderは、設計ルールごとに平均4分以内にコードを生成することができ、技術進歩を著しく加速し、エンジニアリングコストを削減できる。

関連論文リスト

• Agents4PLC: Automating Closed-loop PLC Code Generation and Verification in Industrial Control Systems using LLM-based Agents [27.097029139195943]
  Agents4PLCは、PLCコード生成とコードレベルの検証を自動化する新しいフレームワークである。 まず、検証可能なPLCコード生成領域のベンチマークを作成する。 そして、自然言語の要件から、人間によって記述された形式仕様と参照PLCコードへ移行する。
  論文  参考訳（メタデータ） (2024-10-18T06:51:13Z)
• RGD: Multi-LLM Based Agent Debugger via Refinement and Generation Guidance [0.6062751776009752]
  大規模言語モデル(LLM)は、コード生成タスクにおいて驚くべきポテンシャルを示しています。 LLMはタスク記述に基づいてコードを生成することができるが、精度は限られている。 コード生成と自動デバッグのためのLLMエージェントの新しいアーキテクチャ:Refinement and Guidancebug (RGD)を紹介する。 RGDはコード生成タスクを複数のステップに分割し、より明確なワークフローを確保し、自己回帰とフィードバックに基づいた反復的なコード改善を可能にする。
  論文  参考訳（メタデータ） (2024-10-02T05:07:02Z)
• RL-GPT: Integrating Reinforcement Learning and Code-as-policy [82.1804241891039]
  本稿では,低速エージェントと高速エージェントからなる2レベル階層型フレームワークRL-GPTを提案する。 遅いエージェントはコーディングに適したアクションを分析し、速いエージェントはコーディングタスクを実行する。 この分解は、各エージェントが特定のタスクに効果的に集中し、パイプライン内で非常に効率的なことを証明します。
  論文  参考訳（メタデータ） (2024-02-29T16:07:22Z)
• StepCoder: Improve Code Generation with Reinforcement Learning from Compiler Feedback [58.20547418182074]
  2つの主要コンポーネントからなるコード生成の新しいフレームワークであるStepCoderを紹介します。 CCCSは、長いシーケンスのコード生成タスクをCurriculum of Code Completion Subtaskに分割することで、探索課題に対処する。 FGOは、未実行のコードセグメントをマスクすることでのみモデルを最適化し、Fine-Grained Optimizationを提供する。 提案手法は,出力空間を探索し,対応するベンチマークにおいて最先端の手法より優れた性能を発揮する。
  論文  参考訳（メタデータ） (2024-02-02T13:14:31Z)
• Efficient Controllable Multi-Task Architectures [85.76598445904374]
  本稿では,共有エンコーダとタスク固有デコーダからなるマルチタスクモデルを提案する。 我々のキーとなる考え方は、タスク固有のデコーダの容量を変化させ、計算コストの総和を制御し、タスクの重要度を制御することである。 これにより、与えられた予算に対してより強力なエンコーダを許可し、計算コストの制御を高め、高品質のスリム化サブアーキテクチャを提供することにより、全体的な精度を向上させる。
  論文  参考訳（メタデータ） (2023-08-22T19:09:56Z)
• ProgSG: Cross-Modality Representation Learning for Programs in Electronic Design Automation [38.023395256208055]
  高レベル合成(HLS)により、開発者はCとC++のソフトウェアコード形式で高レベルな記述をコンパイルできる。 HLSツールは相変わらず、プラグマで表されるマイクロアーキテクチャの決定を必要とする。 本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互に相互作用させることができるProgSGを提案する。
  論文  参考訳（メタデータ） (2023-05-18T09:44:18Z)
• CodeRL: Mastering Code Generation through Pretrained Models and Deep Reinforcement Learning [92.36705236706678]
  CodeRLは、事前訓練されたLMと深層強化学習によるプログラム合成タスクのための新しいフレームワークである。 推論中、我々は重要なサンプリング戦略を持つ新しい生成手順を導入する。 モデルバックボーンについては,CodeT5のエンコーダデコーダアーキテクチャを拡張し,学習目標を拡張した。
  論文  参考訳（メタデータ） (2022-07-05T02:42:15Z)
• LegoNN: Building Modular Encoder-Decoder Models [117.47858131603112]
  最先端のエンコーダ・デコーダモデルは、原子単位として構築され、訓練されたエンドツーエンドである。 モデルのどのコンポーネントも他のコンポーネントなしでは(再)使用できないため、部品の共有は不可能です。 LegoNNは、エンコーダ-デコーダアーキテクチャを、微調整を必要とせずに、その部品を他のタスクに適用できる方法で構築する手順である。
  論文  参考訳（メタデータ） (2022-06-07T14:08:07Z)
• Fast-MD: Fast Multi-Decoder End-to-End Speech Translation with Non-Autoregressive Hidden Intermediates [59.678108707409606]
  我々は、接続性時間分類(CTC)出力に基づいて非自己回帰デコードによりHIを生成する高速MDモデルであるFast-MDを提案し、続いてASRデコーダを提案する。 高速MDは、GPUとCPUの「単純なMDモデル」よりも2倍、4倍高速なデコード速度を実現した。
  論文  参考訳（メタデータ） (2021-09-27T05:21:30Z)
• Recurrent autoencoder with sequence-aware encoding [0.0]
  本稿では,1次元畳み込み層を用いたシーケンシャル・アウェア・エンコーディングによるオートエンコーダアーキテクチャを提案する。 提案手法が標準RAEよりも優れており,トレーニングプロセスは桁違いに高速であることを示す。
  論文  参考訳（メタデータ） (2020-09-15T20:51:20Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。