論文の概要: A Multilevel Framework for Partitioning Quantum Circuits
- arxiv url: http://arxiv.org/abs/2503.19082v2
- Date: Thu, 27 Mar 2025 14:11:06 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-03-28 12:52:10.085736
- Title: A Multilevel Framework for Partitioning Quantum Circuits
- Title（参考訳）: 量子回路分割のためのマルチレベルフレームワーク
- Authors: Felix Burt, Kuan-Cheng Chen, Kin K. Leung,
- Abstract要約: 本稿では、量子回路分割のための既存の構成を定式化し、拡張する。
複数レベルの粒度でハイパーグラフと分割を粗くする多層手法について検討する。
これにより、ランタイムが減少し、標準パーティショニングのソリューション品質が向上します。
- 参考スコア（独自算出の注目度）: 2.9078970632232104
- License:
- Abstract: Executing quantum algorithms over distributed quantum systems requires quantum circuits to be divided into sub-circuits which communicate via entanglement-based teleportation. Naively mapping circuits to qubits over multiple quantum processing units (QPUs) results in large communication overhead, increasing both execution time and noise. This can be minimised by optimising the assignment of qubits to QPUs and the methods used for covering non-local operations. Formulations which are general enough to capture the spectrum of teleportation possibilities lead to complex problem instances which can be difficult to solve effectively. This highlights a need to exploit the wide range of heuristic techniques used in the graph partitioning literature. This paper formalises and extends existing constructions for graphical quantum circuit partitioning and designs a new objective function which captures further possibilities for non-local operations via nested state teleportation. We adapt the well-known Fiduccia-Mattheyses heuristic to the constraints and problem objective and explore multilevel techniques which coarsen hypergraphs and partition at multiple levels of granularity. We find that this reduces runtime and improves solution quality of standard partitioning. We place these techniques within a larger framework, through which we can extract full distributed quantum circuits including teleportation instructions. We compare the entanglement requirements and runtimes with state-of-the-art methods, finding that we can achieve the lowest entanglement costs in most cases, while always being close to the best performing method. We achieve an average improvement of 35% over the next best performing method across a wide range of circuits. We also find that our techniques can scale to much larger circuit sizes than state-of-the-art methods, provided the number of partitions is not too large.
- Abstract（参考訳）: 分散量子システム上で量子アルゴリズムを実行するには、量子回路を、絡み合いベースのテレポーテーションを介して通信するサブ回路に分割する必要がある。
回路を複数の量子処理ユニット(QPU)上のキュービットにネーティブにマッピングすると、通信オーバーヘッドが大きくなり、実行時間とノイズが増大する。
これは、QPUへのキュービットの割り当てを最適化することで最小化できる。
テレポーテーション可能性のスペクトルを捉えるのに十分一般的な定式化は、効果的に解くのが難しい複雑な問題事例につながる。
このことは、グラフ分割文学で使われる幅広いヒューリスティックテクニックを活用する必要性を強調している。
本稿では、グラフィカルな量子回路分割のための既存の構成を定式化し拡張し、ネスト状態テレポーテーションによる非局所的操作のさらなる可能性を取得する新しい目的関数を設計する。
我々は、よく知られたFiduccia-Mattheysesヒューリスティックを制約と問題目標に適応させ、ハイパーグラフと分割を複数のレベルの粒度で調整する多層手法を探索する。
これにより、ランタイムが減少し、標準パーティショニングのソリューション品質が向上します。
我々はこれらの手法をより大きなフレームワークに配置し、テレポーテーション命令を含む完全な分散量子回路を抽出する。
エンタングルメントの要件とランタイムを最先端の手法と比較し、ほとんどの場合において最も低いエンタングルメントコストを達成できるが、常に最高のパフォーマンスのメソッドに近い。
各種回路において,次の最良動作法に比べて平均35%の改善を実現している。
また,分割数が大きすぎる場合,我々の手法は最先端の手法よりもはるかに大きな回路サイズにスケール可能であることも確認した。
関連論文リスト
- Circuit Folding: Modular and Qubit-Level Workload Management in Quantum-Classical Systems [5.6744988702710835]
回路編み込み(Circuit knitting)は、量子回路から計算負荷の一部をオフロードする技法である。
本稿では,量子回路内の繰り返し構造を識別・活用する新しいグラフベースシステムであるCiFoldを提案する。
我々のシステムは様々な量子アルゴリズムで広く評価されており、最大で799.2%の量子リソース使用量の削減を実現している。
論文 参考訳（メタデータ） (2024-12-24T23:34:17Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Attention-Based Deep Reinforcement Learning for Qubit Allocation in Modular Quantum Architectures [1.8781124875646162]
この研究は、効率的な量子回路のコンパイルとマッピングのための新しい学習ベースのアプローチを導入することにより、スケーラブルな量子コンピューティングシステムの進歩に寄与する。
本研究では,Deep Reinforcement Learning (DRL) 手法を応用して,特定のマルチコアアーキテクチャのための学習手法を提案する。
論文 参考訳（メタデータ） (2024-06-17T12:09:11Z) - A Genetic Approach to Minimising Gate and Qubit Teleportations for Multi-Processor Quantum Circuit Distribution [6.207327488572861]
分散量子コンピューティング(DQC)は、複数の量子プロセッサユニット(QPU)を相互接続することで利用可能な量子計算をスケールする手段を提供する。
この領域における鍵となる課題は、量子回路からQPU内の物理量子ビットへ論理量子ビットを効率的に割り当てることである。
従来のアプローチでは、ゲートテレポーテーションの一種である非ローカルなCNOT操作の実行に必要なベルペアの数を減らそうとしていた。
本稿では,量子回路を実行するネットワークコストを最小化するメタヒューリスティックアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-05-09T16:03:41Z) - Scaling Up the Quantum Divide and Conquer Algorithm for Combinatorial Optimization [0.8121127831316319]
本稿では,デバイス間通信コストを大幅に削減する量子回路の構築手法を提案する。
そこで本研究では,従来のQDCA手法の約3倍の大きさのトラクタブル回路を構築できることを示す。
論文 参考訳（メタデータ） (2024-05-01T20:49:50Z) - Minimizing the Number of Teleportations in Distributed Quantum Computing Using Alloy [0.0]
本稿では,形式的手法を用いて分散量子コンピューティング(DQC)におけるテレポーテーション数を最小化する新しい手法を提案する。
我々はqcAlloyと呼ばれるソフトウェアツールを開発し、量子回路のテキスト記述を入力として、対応するアロイモデルを生成し、最終的にその問題を解決する。
我々は、100量子ビットと1200層以上のRevLibベンチマークのいくつかの回路に対して、qcAlloyを実験的に評価した。
論文 参考訳（メタデータ） (2024-04-24T16:55:29Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Quantum algorithms: A survey of applications and end-to-end complexities [90.05272647148196]
期待されている量子コンピュータの応用は、科学と産業にまたがる。
本稿では,量子アルゴリズムの応用分野について検討する。
私たちは、各領域における課題と機会を"エンドツーエンド"な方法で概説します。
論文 参考訳（メタデータ） (2023-10-04T17:53:55Z) - Near-Term Distributed Quantum Computation using Mean-Field Corrections
and Auxiliary Qubits [77.04894470683776]
本稿では,限られた情報伝達と保守的絡み合い生成を含む短期分散量子コンピューティングを提案する。
我々はこれらの概念に基づいて、変分量子アルゴリズムの断片化事前学習のための近似回路切断手法を作成する。
論文 参考訳（メタデータ） (2023-09-11T18:00:00Z) - Variational Quantum Optimization with Multi-Basis Encodings [62.72309460291971]
マルチバスグラフ複雑性と非線形活性化関数の2つの革新の恩恵を受ける新しい変分量子アルゴリズムを導入する。
その結果,最適化性能が向上し,有効景観が2つ向上し,測定の進歩が減少した。
論文 参考訳（メタデータ） (2021-06-24T20:16:02Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳（メタデータ） (2020-09-15T18:17:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。