論文の概要: SynFuzz: Leveraging Fuzzing of Netlist to Detect Synthesis Bugs

• arxiv url: http://arxiv.org/abs/2504.18812v2
• Date: Sat, 17 May 2025 03:27:52 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-20 17:08:52.835013
• Title: SynFuzz: Leveraging Fuzzing of Netlist to Detect Synthesis Bugs
• Title（参考訳）: SynFuzz: 合成バグを検出するネットリストのファジィング
• Authors: Raghul Saravanan, Sudipta Paria, Aritra Dasgupta, Venkat Nitin Patnala, Swarup Bhunia, Sai Manoj P D,
• Abstract要約: 本稿では,既存のハードウェアファジィフレームワークの限界を克服するために設計された,新しいハードウェアファジィファジィであるSynFuzzを紹介する。 SynFuzzは、RTLからゲートレベルへの移行中に発生する合成バグと脆弱性を特定するために、ゲートレベルのネットリストでファジングハードウェアに焦点を当てている。 我々は、SynFuzzが業界標準の形式検証ツールCadence Conformalの限界を克服する方法を実証する。
• 参考スコア（独自算出の注目度）: 5.176992390068684
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: In the evolving landscape of integrated circuit (IC) design, the increasing complexity of modern processors and intellectual property (IP) cores has introduced new challenges in ensuring design correctness and security. The recent advancements in hardware fuzzing techniques have shown their efficacy in detecting hardware bugs and vulnerabilities at the RTL abstraction level of hardware. However, they suffer from several limitations, including an inability to address vulnerabilities introduced during synthesis and gate-level transformations. These methods often fail to detect issues arising from library adversaries, where compromised or malicious library components can introduce backdoors or unintended behaviors into the design. In this paper, we present a novel hardware fuzzer, SynFuzz, designed to overcome the limitations of existing hardware fuzzing frameworks. SynFuzz focuses on fuzzing hardware at the gate-level netlist to identify synthesis bugs and vulnerabilities that arise during the transition from RTL to the gate-level. We analyze the intrinsic hardware behaviors using coverage metrics specifically tailored for the gate-level. Furthermore, SynFuzz implements differential fuzzing to uncover bugs associated with EDA libraries. We evaluated SynFuzz on popular open-source processors and IP designs, successfully identifying 7 new synthesis bugs. Additionally, by exploiting the optimization settings of EDA tools, we performed a compromised library mapping attack (CLiMA), creating a malicious version of hardware designs that remains undetectable by traditional verification methods. We also demonstrate how SynFuzz overcomes the limitations of the industry-standard formal verification tool, Cadence Conformal, providing a more robust and comprehensive approach to hardware verification.
• Abstract（参考訳）: 集積回路(IC)設計の進化期には、現代のプロセッサと知的財産権(IP)コアの複雑さが増し、設計の正しさとセキュリティの確保に新たな課題がもたらされた。 ハードウェアファジリング技術の最近の進歩は、ハードウェアのRTL抽象化レベルにおいて、ハードウェアのバグや脆弱性を検出するのに有効であることを示している。 しかし、合成時に導入された脆弱性やゲートレベルの変換に対処できないなど、いくつかの制限に悩まされている。 これらのメソッドは、悪意のあるライブラリコンポーネントがバックドアや意図しない振る舞いを設計に導入する、ライブラリの敵から生じる問題を検出するのに失敗することが多い。 本稿では,既存のハードウェアファジィフレームワークの限界を克服するために,新しいハードウェアファジィファジィであるSynFuzzを提案する。 SynFuzzは、RTLからゲートレベルへの移行中に発生する合成バグと脆弱性を特定するために、ゲートレベルのネットリストでファジングハードウェアに焦点を当てている。 ゲートレベルに特化されたカバレッジメトリクスを用いて、本質的なハードウェアの挙動を分析する。 さらに、SynFuzzは差分ファジィを実装して、EDAライブラリに関連するバグを明らかにする。 我々は、SynFuzzを人気のあるオープンソースプロセッサとIP設計で評価し、7つの新しい合成バグを特定した。 さらに,EDAツールの最適化設定を活用することで,従来の検証手法では検出不可能なハードウェア設計の悪意あるバージョンを生成する,妥協されたライブラリマッピング攻撃(CLiMA)を実行した。 また、SynFuzzが業界標準の形式検証ツールCadence Conformalの限界を克服し、ハードウェア検証に対するより堅牢で包括的なアプローチを提供することを実証しています。

関連論文リスト

• Fooling the Decoder: An Adversarial Attack on Quantum Error Correction [49.48516314472825]
  本研究では,基本的なRL曲面符号デコーダ(DeepQ)を目標とし,量子誤り訂正に対する最初の逆攻撃を生成する。 メモリ実験における論理量子ビット寿命を最大5桁まで短縮する攻撃を実証する。 この攻撃は、機械学習ベースのQECの感受性を強調し、堅牢なQEC手法に関するさらなる研究の重要性を強調している。
  論文  参考訳（メタデータ） (2025-04-28T10:10:05Z)
• Demystifying OS Kernel Fuzzing with a Novel Taxonomy [42.56259589772939]
  本研究はOSカーネルファジィングに関する最初の体系的研究である。 2017年から2024年にかけて、トップレベルの会場から99の学術研究の進捗状況をまとめることから始まる。 本稿では,カーネルファジングに特有の9つのコア機能に着目した,ステージベースファジングモデルとファジング分類法を提案する。
  論文  参考訳（メタデータ） (2025-01-27T16:03:14Z)
• Accelerating Hardware Verification with Graph Models [0.43988112145759295]
  ゲートレベルのネットリスト検証のためのグラフベースのハードウェアファザであるGraphFuzzを紹介する。 このアプローチでは、ハードウェア設計はグラフノードとしてモデル化され、ゲートの振る舞いは特徴として符号化される。 グラフ学習アルゴリズムを活用することで、GraphFuzzはノードパターンを分析して、ハードウェアの脆弱性を効率的に検出する。
  論文  参考訳（メタデータ） (2024-12-17T23:14:46Z)
• FuzzWiz -- Fuzzing Framework for Efficient Hardware Coverage [2.1626093085892144]
  FuzzWizという自動ハードウェアファジリングフレームワークを作成しました。 RTL設計モジュールのパース、C/C++モデルへの変換、アサーション、リンク、ファジングによるジェネリックテストベンチの作成を含む。 ベンチマークの結果,従来のシミュレーション回帰手法の10倍の速度でカバー範囲の約90%を達成できた。
  論文  参考訳（メタデータ） (2024-10-23T10:06:08Z)
• Line-level Semantic Structure Learning for Code Vulnerability Detection [44.29771620061153]
  ラインレベルのセマンティックラーニングを通じて,コード構造認識ネットワークを導入する。 コード前処理、グローバルセマンティック認識、ラインセマンティック認識、ラインセマンティック構造認識の4つのコンポーネントから構成される。 CSLSモデルは、コード脆弱性検出における最先端のベースラインを上回り、Devignデータセットで70.57%、Revealデータセットで49.59%のF1スコアを達成している。
  論文  参考訳（メタデータ） (2024-07-26T17:15:58Z)
• Designing and Implementing a Generator Framework for a SIMD Abstraction Library [53.84310825081338]
  SIMD抽象化ライブラリを生成するための新しいエンドツーエンドフレームワークであるTSLGenを提案する。 私たちのフレームワークは既存のライブラリに匹敵するもので、同じパフォーマンスを実現しています。
  論文  参考訳（メタデータ） (2024-07-26T13:25:38Z)
• The Emergence of Hardware Fuzzing: A Critical Review of its Significance [0.4943822978887544]
  ソフトウェアテスト方法論にインスパイアされたハードウェアファジングは、複雑なハードウェア設計におけるバグを識別する効果で有名になった。 様々なハードウェアファジィ技術が導入されたにもかかわらず、ハードウェアモジュールのソフトウェアモデルへの非効率な変換などの障害は、その効果を妨げている。 本研究は,脆弱性の同定における既存のハードウェアファジィング手法の信頼性を検証し,今後の設計検証技術の進歩に向けた研究ギャップを同定する。
  論文  参考訳（メタデータ） (2024-03-19T15:12:11Z)
• JustSTART: How to Find an RSA Authentication Bypass on Xilinx UltraScale(+) with Fuzzing [12.338137154105034]
  7シリーズとUltraScale(+)FPGA構成エンジンのファジングについて検討する。 我々の目標は、FPGA構成エンジンの内部動作を分析し文書化するためのファジングの有効性を検討することである。
  論文  参考訳（メタデータ） (2024-02-15T10:03:35Z)
• WhisperFuzz: White-Box Fuzzing for Detecting and Locating Timing Vulnerabilities in Processors [18.926324727139377]
  研究者は、プロセッサのタイミング脆弱性を検出するためにブラックボックスまたはグレイボックスファジィを適応した。 静的解析による最初のホワイトボックスファザであるWhisperFuzzを提案する。 プロセッサのタイミング脆弱性を検出し,検出し,微構造的タイミング行動のカバレッジを評価する。
  論文  参考訳（メタデータ） (2024-02-06T04:47:58Z)
• An Incremental Unified Framework for Small Defect Inspection [38.760135052751714]
  Incremental Unified Framework(IUF)を提案し、パイプラインに新しいオブジェクトを継続的に統合する場合に、機能衝突の問題を軽減することができる。 最先端のトランスフォーマーを用いて、異なるセマンティックバウンダリを規定するために、OASA(Object-Aware Self-Attention)を導入する。 本手法は, 動的かつスケーラブルな産業検査に欠かせない, 最先端の性能を実現する。
  論文  参考訳（メタデータ） (2023-12-14T13:22:18Z)
• A Discrepancy Aware Framework for Robust Anomaly Detection [51.710249807397695]
  本稿では,DAF(Disdisrepancy Aware Framework)を提案する。 本手法は,デコーダの欠陥同定に外見に依存しないキューを利用して,その合成外観への依存を緩和する。 単純な合成戦略の下では,既存の手法を大きなマージンで上回り,また,最先端のローカライゼーション性能も達成している。
  論文  参考訳（メタデータ） (2023-10-11T15:21:40Z)
• On the Security Blind Spots of Software Composition Analysis [46.1389163921338]
  Mavenリポジトリで脆弱性のあるクローンを検出するための新しいアプローチを提案する。 Maven Centralから53万以上の潜在的な脆弱性のあるクローンを検索します。 検出された727個の脆弱なクローンを検出し、それぞれに検証可能な脆弱性証明プロジェクトを合成する。
  論文  参考訳（メタデータ） (2023-06-08T20:14:46Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• The Dark Side of AutoML: Towards Architectural Backdoor Search [49.16544351888333]
  EVASはNASを利用した新たな攻撃で、固有のバックドアを持つニューラルネットワークを見つけ出し、入力認識トリガを使用してそのような脆弱性を悪用する。 EVASは高い回避性、転送可能性、堅牢性を特徴とし、敵の設計スペクトルを拡大する。 この研究は、NASの現在の実践に対する懸念を高め、効果的な対策を開発するための潜在的方向性を示す。
  論文  参考訳（メタデータ） (2022-10-21T18:13:23Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。