論文の概要: NSFlow: An End-to-End FPGA Framework with Scalable Dataflow Architecture for Neuro-Symbolic AI

• arxiv url: http://arxiv.org/abs/2504.19323v1
• Date: Sun, 27 Apr 2025 18:28:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-02 19:15:54.233621
• Title: NSFlow: An End-to-End FPGA Framework with Scalable Dataflow Architecture for Neuro-Symbolic AI
• Title（参考訳）: NSFlow:ニューロシンボリックAIのためのスケーラブルなデータフローアーキテクチャを備えたエンドツーエンドFPGAフレームワーク
• Authors: Hanchen Yang, Zishen Wan, Ritik Raj, Joongun Park, Ziwei Li, Ananda Samajdar, Arijit Raychowdhury, Tushar Krishna,
• Abstract要約: Neuro-Symbolic AI (NSAI)は、ニューラルネットワークとシンボリック推論を統合し、AIシステムの透明性、推論能力、データ効率を高める。 NSAIアルゴリズムは運用タイプやスケールに大きな変化を示しており、既存のMLアクセラレータと互換性がない。 NSAIシステム間の高効率,スケーラビリティ,汎用性を実現するために設計されたFPGAベースのアクセラレーションフレームワークNSFlowを提案する。
• 参考スコア（独自算出の注目度）: 7.28007057210508
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Neuro-Symbolic AI (NSAI) is an emerging paradigm that integrates neural networks with symbolic reasoning to enhance the transparency, reasoning capabilities, and data efficiency of AI systems. Recent NSAI systems have gained traction due to their exceptional performance in reasoning tasks and human-AI collaborative scenarios. Despite these algorithmic advancements, executing NSAI tasks on existing hardware (e.g., CPUs, GPUs, TPUs) remains challenging, due to their heterogeneous computing kernels, high memory intensity, and unique memory access patterns. Moreover, current NSAI algorithms exhibit significant variation in operation types and scales, making them incompatible with existing ML accelerators. These challenges highlight the need for a versatile and flexible acceleration framework tailored to NSAI workloads. In this paper, we propose NSFlow, an FPGA-based acceleration framework designed to achieve high efficiency, scalability, and versatility across NSAI systems. NSFlow features a design architecture generator that identifies workload data dependencies and creates optimized dataflow architectures, as well as a reconfigurable array with flexible compute units, re-organizable memory, and mixed-precision capabilities. Evaluating across NSAI workloads, NSFlow achieves 31x speedup over Jetson TX2, more than 2x over GPU, 8x speedup over TPU-like systolic array, and more than 3x over Xilinx DPU. NSFlow also demonstrates enhanced scalability, with only 4x runtime increase when symbolic workloads scale by 150x. To the best of our knowledge, NSFlow is the first framework to enable real-time generalizable NSAI algorithms acceleration, demonstrating a promising solution for next-generation cognitive systems.
• Abstract（参考訳）: Neuro-Symbolic AI(NSAI)は、ニューラルネットワークとシンボリック推論を統合し、AIシステムの透明性、推論能力、データ効率を高める新興パラダイムである。 近年のNSAIシステムは、推論タスクや人間とAIの協調シナリオにおける異常なパフォーマンスのために、注目を集めている。 これらのアルゴリズムの進歩にもかかわらず、NSAIタスクを既存のハードウェア(CPU、GPU、TPUなど)上で実行することは困難である。 さらに、現在のNSAIアルゴリズムは運用タイプやスケールに大きな変化を示しており、既存のMLアクセラレータと互換性がない。 これらの課題は、NSAIワークロードに適した汎用的で柔軟なアクセラレーションフレームワークの必要性を強調している。 本稿では,NSAIシステム間の高効率,スケーラビリティ,汎用性を実現するFPGAベースのアクセラレーションフレームワークNSFlowを提案する。 NSFlowは、ワークロードデータの依存関係を特定し、最適化されたデータフローアーキテクチャを作成するデザインアーキテクチャジェネレータと、フレキシブルな計算ユニット、再編成可能なメモリ、混合精度機能を備えた再構成可能な配列を備えている。 NSAIワークロード全体で評価すると、NSFlowはJetson TX2の31倍のスピードアップ、GPUの2倍以上のスピードアップ、TPUライクなシストリックアレイの8倍のスピードアップ、Xilinx DPUの3倍以上のスピードアップを達成する。 NSFlowは拡張スケーラビリティも示しており、シンボリックワークロードのスケールが150倍になった場合、ランタイムはわずか4倍に向上する。 我々の知る限り、NSFlowは、リアルタイムに一般化可能なNSAIアルゴリズムの加速を可能にする最初のフレームワークであり、次世代の認知システムにとって有望なソリューションを実証している。

関連論文リスト

• RNC: Efficient RRAM-aware NAS and Compilation for DNNs on Resource-Constrained Edge Devices [0.30458577208819987]
  我々は抵抗性ランダムアクセスメモリ(RRAM)に基づく加速器のためのエッジフレンドリーなディープニューラルネットワーク(DNN)の開発を目指している。 本稿では,特定のハードウェア制約を満たす最適化ニューラルネットワークを探索するための,エッジコンパイルとリソース制約付きRRAM対応ニューラルネットワーク探索(NAS)フレームワークを提案する。 NASが速度に最適化した結果のモデルは5x-30倍のスピードアップを達成した。
  論文  参考訳（メタデータ） (2024-09-27T15:35:36Z)
• YFlows: Systematic Dataflow Exploration and Code Generation for Efficient Neural Network Inference using SIMD Architectures on CPUs [3.1445034800095413]
  CPU上にニューラルネットワークをデプロイする際の課題に対処する。 我々の新しいアプローチは、ニューラルネットワークのデータフローを使用して、データ再利用の機会を探ることです。 その結果,SIMDレジスタに出力を保持するデータフローが常に最高の性能を示すことがわかった。
  論文  参考訳（メタデータ） (2023-10-01T05:11:54Z)
• Fluid Batching: Exit-Aware Preemptive Serving of Early-Exit Neural Networks on Edge NPUs [74.83613252825754]
  スマートエコシステム(smart ecosystems)"は、スタンドアロンではなく、センセーションが同時に行われるように形成されています。 これはデバイス上の推論パラダイムを、エッジにニューラル処理ユニット(NPU)をデプロイする方向にシフトしている。 そこで本研究では,実行時のプリエンプションが到着・終了プロセスによってもたらされる動的性を考慮に入れた,新しい早期終了スケジューリングを提案する。
  論文  参考訳（メタデータ） (2022-09-27T15:04:01Z)
• EcoFlow: Efficient Convolutional Dataflows for Low-Power Neural Network Accelerators [12.223778147172107]
  拡張畳み込み畳み込みは現代の畳み込みニューラルネットワーク(CNN)で広く使われている これらのカーネルは、その高いメモリ強度、エクサスケールな計算要求、大きなエネルギー消費のために、現在の計算システムを強調している。 拡張および変換された畳み込みのための新しいデータフローとマッピングアルゴリズムであるEcoFlowを提案する。
  論文  参考訳（メタデータ） (2022-02-04T18:48:36Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)
• S2Engine: A Novel Systolic Architecture for Sparse Convolutional Neural Networks [5.417507302691321]
  S2Engineは圧縮されたデータを内部で送信し、各処理要素が圧縮されたデータフローから整列したデータを畳み込みで動的に選択できるようにする。 単純なシストリックアレイと比較すると、S2Engine は約3.2times$と約3.0times$のスピードとエネルギー効率の改善を実現している。
  論文  参考訳（メタデータ） (2021-06-15T06:08:37Z)
• FastFlowNet: A Lightweight Network for Fast Optical Flow Estimation [81.76975488010213]
  ディセンス光学フロー推定は、多くのロボットビジョンタスクで重要な役割を果たしています。 現在のネットワークはしばしば多くのパラメータを占有し、計算コストがかかる。 提案したFastFlowNetは、周知の粗大なやり方で、以下のイノベーションで機能する。
  論文  参考訳（メタデータ） (2021-03-08T03:09:37Z)
• Fully-parallel Convolutional Neural Network Hardware [0.7829352305480285]
  本稿では,ハードウェアにArticial Neural Networks(ANN)を実装するための,新しい電力・面積効率アーキテクチャを提案する。 LENET-5として完全に並列なCNNを1つのFPGAに埋め込んでテストするのが初めてである。
  論文  参考訳（メタデータ） (2020-06-22T17:19:09Z)
• PatDNN: Achieving Real-Time DNN Execution on Mobile Devices with Pattern-based Weight Pruning [57.20262984116752]
  粗粒構造の内部に新しい次元、きめ細かなプルーニングパターンを導入し、これまで知られていなかった設計空間の点を明らかにした。 きめ細かいプルーニングパターンによって高い精度が実現されているため、コンパイラを使ってハードウェア効率を向上し、保証することがユニークな洞察である。
  論文  参考訳（メタデータ） (2020-01-01T04:52:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。