論文の概要: Lightweight Hybrid Block-Stream Cryptographic Algorithm for the Internet of Things

• arxiv url: http://arxiv.org/abs/2505.08840v1
• Date: Tue, 13 May 2025 11:29:20 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-15 21:44:09.251989
• Title: Lightweight Hybrid Block-Stream Cryptographic Algorithm for the Internet of Things
• Title（参考訳）: モノのインターネットのための軽量ハイブリッドブロックストリーム暗号アルゴリズム
• Authors: Arsalan Vahi, Mirkamal Mirnia,
• Abstract要約: アルゴリズムは、IoT(Internet of Things)テクノロジデバイスのアプリケーションに特化して設計されている。 このアルゴリズムの設計概念は擬似乱数置換関数と擬似乱数生成関数の統合に基づいている。 このアルゴリズムで行われたセキュリティ分析は、NIST統計テストの結果とともに、最も一般的で高度な暗号攻撃に対する堅牢性を確認している。
• 参考スコア（独自算出の注目度）: 1.6114012813668932
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: In this thesis, a novel lightweight hybrid encryption algorithm named SEPAR is proposed, featuring a 16-bit block length and a 128-bit initialization vector. The algorithm is designed specifically for application in Internet of Things (IoT) technology devices. The design concept of this algorithm is based on the integration of a pseudo-random permutation function and a pseudo-random generator function. This intelligent combination not only enhances the algorithm's resistance against cryptographic attacks but also improves its processing speed. The security analyses conducted on the algorithm, along with the results of NIST statistical tests, confirm its robustness against most common and advanced cryptographic attacks, including linear and differential attacks. The proposed algorithm has been implemented on various software platform architectures. The software implementation was carried out on three platforms: 8-bit, 16-bit, and 32-bit architectures. A comparative analysis with the BORON algorithm on a 32-bit ARM processor indicates a performance improvement of 42.25%. Furthermore, implementation results on 8-bit and 16-bit microcontrollers demonstrate performance improvements of 87.91% and 98.01% respectively, compared to the PRESENT cipher.
• Abstract（参考訳）: この論文では、16ビットのブロック長と128ビットの初期化ベクトルを備えたSEPARという,軽量なハイブリッド暗号アルゴリズムを提案する。 このアルゴリズムは、IoT(Internet of Things)テクノロジデバイスのアプリケーションに特化して設計されている。 このアルゴリズムの設計概念は擬似乱数置換関数と擬似乱数生成関数の統合に基づいている。 このインテリジェントな組み合わせは、アルゴリズムの暗号攻撃に対する耐性を高めるだけでなく、処理速度も向上する。 このアルゴリズムで行われたセキュリティ分析は、NIST統計テストの結果とともに、線形攻撃や微分攻撃を含む、最も一般的で先進的な暗号攻撃に対する堅牢性を確認した。 提案アルゴリズムは様々なソフトウェアプラットフォームアーキテクチャ上で実装されている。 ソフトウェア実装は8ビット、16ビット、32ビットの3つのプラットフォームで実施された。 32ビットARMプロセッサにおけるBORONアルゴリズムとの比較分析では、42.25%の性能向上を示している。 さらに、8ビットと16ビットのマイクロコントローラの実装結果は、PreSENT暗号と比較してそれぞれ87.91%と98.01%のパフォーマンス改善を示している。

関連論文リスト

• Perturbation-efficient Zeroth-order Optimization for Hardware-friendly On-device Training [48.13509528824236]
  Zeroth-order(ZO)最適化は、計算の単純さとメモリ節約を提供する、新たなディープニューラルネットワーク(DNN)トレーニングパラダイムである。 ZOは相当数のガウス乱数を生成する必要があり、これはかなりの困難を伴い、FPGAやASICのようなハードウェアプラットフォームでは利用できない。 乱数生成の需要を大幅に削減する摂動効率のZOフレームワークであるPeZOを提案する。 実験の結果,PeZO は乱数生成に必要な LUT と FF を 48.6% と 12.7% に削減し,最大 86% の消費電力を削減できることがわかった。
  論文  参考訳（メタデータ） (2025-04-28T23:58:07Z)
• Qubit Optimized Quantum Implementation of SLIM [0.0]
  我々は,32ビット平文と80ビット鍵に最適化された軽量ブロック暗号SLIMの量子実装を提案する。 この研究は、SLIMが量子抵抗暗号プロトコルのリソース効率が高くセキュアな候補としての可能性を強調している。
  論文  参考訳（メタデータ） (2024-12-14T13:52:36Z)
• Lightweight Cryptanalysis of IoT Encryption Algorithms : Is Quota Sampling the Answer? [0.0]
  2つの有名な軽量アルゴリズムはSIMONとSIMECKである。 差分暗号解析攻撃に対するレジリエンスのためにこれらのアルゴリズムをテストする必要がある。 本稿では,高次クリプトアナリシスのためのVersatile Investigationative Smpling Techniqueを紹介する。
  論文  参考訳（メタデータ） (2024-04-12T00:08:39Z)
• Improving the Performance of Digitized Counterdiabatic Quantum Optimization via Algorithm-Oriented Qubit Mapping [0.4681661603096333]
  本稿では,ディジタル化された反断熱量子最適化アルゴリズムの性能向上戦略を提案する。 提案手法は,誤差軽減を伴わない平均4.49$times$の近似比を増大させる。 本研究は,量子ビットマッピングとアルゴリズムパラメータの最適化に適したアルゴリズム実装の符号設計に関する貴重な知見を提供する。
  論文  参考訳（メタデータ） (2023-11-24T17:39:08Z)
• Efficient Hardware Implementation of Constant Time Sampling for HQC [2.5234156040689237]
  HQCは、NISTのポスト量子暗号標準化プロセスの最終ラウンドにおける、コードベースのファイナリストの1つである。 HQCにおけるハードウェアの効率的な実装とセキュリティに関して重要な計算カーネルは、乱数を引き出すのに使用されるサンプリング方法である。 セキュリティの臨界により、最近、サイドチャネル攻撃に対する堅牢性を高めるためにサンプリングアルゴリズムが更新された。
  論文  参考訳（メタデータ） (2023-09-28T14:57:48Z)
• Efficient Convex Algorithms for Universal Kernel Learning [46.573275307034336]
  カーネルの理想的な集合: 線形パラメータ化(トラクタビリティ)を認める; すべてのカーネルの集合に密着する(正確性)。 従来のカーネル最適化アルゴリズムは分類に限られており、計算に複雑なセミデフィニティプログラミング(SDP)アルゴリズムに依存していた。 本稿では,従来のSDP手法と比較して計算量を大幅に削減するSVD-QCQPQPアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2023-04-15T04:57:37Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• Rapid Person Re-Identification via Sub-space Consistency Regularization [51.76876061721556]
  Person Re-Identification (ReID) は、歩行者を分離したカメラで識別する。 実値特徴記述子を用いた既存のReID法は精度が高いが、ユークリッド距離計算が遅いため効率が低い。 本稿では,ReID 処理を 0.25 倍高速化するサブスペース一貫性規則化 (SCR) アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2022-07-13T02:44:05Z)
• Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
  我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。 各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
  論文  参考訳（メタデータ） (2020-04-12T13:18:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。