論文の概要: Hardware-aware Compilation for Chip-to-Chip Coupler-Connected Modular Quantum Systems

• arxiv url: http://arxiv.org/abs/2505.09036v1
• Date: Wed, 14 May 2025 00:20:56 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-15 21:44:09.333289
• Title: Hardware-aware Compilation for Chip-to-Chip Coupler-Connected Modular Quantum Systems
• Title（参考訳）: チップ・ツー・チップ・カプラ接続モジュール量子システムのためのハードウェア・アウェア・コンパイル
• Authors: Zefan Du, Shuwen Kan, Samuel Stein, Zhiding Liang, Ang Li, Ying Mao,
• Abstract要約: 本稿では,モジュールチップ間のシステムレベルの調整により,既存の量子コンパイラを強化する回路-コンパイラの共同設計フレームワークであるCCMapを紹介する。 その結果、CCMapは回路の忠実度を最大21.9%改善し、30%向上し、最先端のベースラインに対してコンパイルコストを最大58.6%削減した。
• 参考スコア（独自算出の注目度）: 7.509466019910955
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: As quantum processors scale, monolithic architectures face growing challenges due to limited qubit density, heterogeneous error profiles, and restricted connectivity. Modular quantum systems, enabled by chip-to-chip coupler-connected modular architectures, provide a scalable alternative. However, existing quantum compilers fail to accommodate this new architecture. We introduce CCMap, a circuit-compiler co-design framework that enhances existing quantum compilers with system-level coordination across modular chips. It leverages calibration data and introduces a coupler-aligned and noise-aware cost metric to evaluate circuit compilation. CCMap integrates with existing compilers by partitioning circuits into subcircuits compiled on individual chips, followed by a global mapping step to minimize the total cost. We evaluated CCMap on IBM-Q noisy emulators using real hardware calibrations across various coupler-connected topologies. Results show that CCMap improves circuit fidelity by up to 21.9%, representing a 30% increase, and reduces compilation cost by up to 58.6% over state-of-the-art baselines. These findings highlight CCMap's potential to enable scalable, high-fidelity execution in coupler-connected modular quantum systems.
• Abstract（参考訳）: 量子プロセッサの規模が拡大するにつれ、モノリシックアーキテクチャは、量子ビット密度の制限、異質なエラープロファイル、接続の制限といった問題に直面している。 チップ・ツー・チップ・カプラ接続型モジュラーアーキテクチャによって実現されたモジュラー量子システムは、スケーラブルな代替手段を提供する。 しかし、既存の量子コンパイラはこの新しいアーキテクチャに対応できない。 本稿では,モジュールチップ間のシステムレベルの調整により,既存の量子コンパイラを強化する回路-コンパイラの共同設計フレームワークであるCCMapを紹介する。 キャリブレーションデータを活用し、回路のコンパイルを評価するためにカプラ整列とノイズ対応のコストメトリクスを導入する。 CCMapは、回路を個々のチップにコンパイルされたサブ回路に分割することで、既存のコンパイラと統合する。 我々は,様々なカプラ接続トポロジのハードウェアキャリブレーションを用いて,IBM-Qノイズエミュレータ上でCCMapを評価した。 その結果、CCMapは回路の忠実度を最大21.9%改善し、30%向上し、最先端のベースラインに対してコンパイルコストを最大58.6%削減した。 これらの知見は、カプラ接続型モジュラ量子システムにおいて、スケーラブルで高忠実な実行を可能にするCCMapの可能性を浮き彫りにした。

関連論文リスト

• Toward Scalable Quantum Compilation for Modular Architecture: Qubit Mapping and Reuse via Deep Reinforcement Learning [0.0]
  本稿では、モジュール量子アーキテクチャのための注意に基づく深層強化学習(DRL)を用いた新しいQubitマッピングであるQARMAを提案する。 提案手法は、注目に基づくメカニズムとグラフニューラルネットワーク(GNN)を組み合わせて、最適なキュービット割り当て、ルーティング、再利用戦略を学習する。 モジュール構造を持つ高度に最適化されたQiskitと比較して、QARMA-Rはコア間通信を最大100%削減する。
  論文  参考訳（メタデータ） (2025-06-11T01:52:17Z)
• Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
  フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。 ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
  論文  参考訳（メタデータ） (2025-03-16T18:32:44Z)
• Modular Compilation for Quantum Chiplet Architectures [0.8169527563677724]
  チップレットベースの量子デバイスの複雑さは、そのサイズの増加と相まって、量子コンパイルにおける差し迫ったスケーラビリティの課題を示している。 チップレットベースの量子システムに最適化された階層型並列化コンパイルパイプラインSEQCを提案する。
  論文  参考訳（メタデータ） (2025-01-14T22:41:29Z)
• Hardware-aware Circuit Cutting and Distributed Qubit Mapping for Connected Quantum Systems [23.861374790490576]
  DisMapは、チップからチップまでの分散量子システムのための、自己適応的でハードウェア対応のフレームワークである。 量子ビットノイズとエラー率を分析し、仮想システムトポロジを構築し、回路分割を誘導し、分散量子ビットマッピングを行う。 DisMapは20.8%の忠実度向上を実現し、SWAPオーバーヘッドを最大80.2%削減した。
  論文  参考訳（メタデータ） (2024-12-24T14:32:06Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
  動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。 本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。 DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
  論文  参考訳（メタデータ） (2023-06-06T08:13:10Z)
• Mapping quantum circuits to modular architectures with QUBO [3.0148208709026005]
  マルチコアアーキテクチャでは、アルゴリズムの実行時にコア間の通信量を最小化することが重要である。 問題と解をエンコードする擬似非制約バイナリ最適化手法を初めて提案する。 提案手法は有望な結果を示し,非常に高密度かつ並列化された回路で極めて良好に動作した。
  論文  参考訳（メタデータ） (2023-05-11T09:45:47Z)
• Modular decoding: parallelizable real-time decoding for quantum computers [55.41644538483948]
  リアルタイム量子計算は、ノイズの多い量子ハードウェアによって生成されたデータのストリームから論理的な結果を取り出すことができる復号アルゴリズムを必要とする。 本稿では,デコーディングの精度を犠牲にすることなく,最小限の追加通信でこの問題に対処できるモジュールデコーディングを提案する。 本稿では,格子探索型耐故障ブロックのモジュールデコーディングの具体例であるエッジ頂点分解について紹介する。
  論文  参考訳（メタデータ） (2023-03-08T19:26:10Z)
• A High Performance Compiler for Very Large Scale Surface Code Computations [38.26470870650882]
  大規模量子誤り訂正のための最初の高性能コンパイラを提案する。 任意の量子回路を格子手術に基づく表面符号演算に変換する。 コンパイラは、物理デバイスのリアルタイム操作に向けられた速度で、ストリーミングパイプラインを使用して数百万のゲートを処理することができる。
  論文  参考訳（メタデータ） (2023-02-05T19:06:49Z)
• Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
  従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。 本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
  論文  参考訳（メタデータ） (2022-06-10T10:54:46Z)
• Interleaving: Modular architectures for fault-tolerant photonic quantum computing [50.591267188664666]
  フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。 FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。 遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
  論文  参考訳（メタデータ） (2021-03-15T18:00:06Z)
• Extending C++ for Heterogeneous Quantum-Classical Computing [56.782064931823015]
  qcorはC++とコンパイラの実装の言語拡張で、異種量子古典プログラミング、コンパイル、単一ソースコンテキストでの実行を可能にする。 我々の研究は、量子言語で高レベルな量子カーネル(関数)を表現できる、第一種C++コンパイラを提供する。
  論文  参考訳（メタデータ） (2020-10-08T12:49:07Z)
• Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
  現在の量子コンピュータの設計はスケールしない。 小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。 このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
  論文  参考訳（メタデータ） (2020-05-25T17:58:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。