論文の概要: iDSE: Navigating Design Space Exploration in High-Level Synthesis Using LLMs

• arxiv url: http://arxiv.org/abs/2505.22086v2
• Date: Sat, 31 May 2025 11:52:20 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-03 13:48:30.029387
• Title: iDSE: Navigating Design Space Exploration in High-Level Synthesis Using LLMs
• Title（参考訳）: iDSE:LLMを用いた高レベル合成における設計空間探索
• Authors: Runkai Li, Jia Xiong, Xi Wang,
• Abstract要約: 高レベル合成はアジャイルなハードウェア開発ツールとして機能します。 伝統的な設計空間探索法(DSE)は、いまだに違法な探査コストと準最適結果に悩まされている。 我々は,設計空間を効果的にナビゲートするために,設計品質の認識を活用する最初のLLM支援型DSEフレームワークであるiDSEを紹介する。
• 参考スコア（独自算出の注目度）: 3.578537533079004
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: High-Level Synthesis (HLS) serves as an agile hardware development tool that streamlines the circuit design by abstracting the register transfer level into behavioral descriptions, while allowing designers to customize the generated microarchitectures through optimization directives. However, the combinatorial explosion of possible directive configurations yields an intractable design space. Traditional design space exploration (DSE) methods, despite adopting heuristics or constructing predictive models to accelerate Pareto-optimal design acquisition, still suffer from prohibitive exploration costs and suboptimal results. Addressing these concerns, we introduce iDSE, the first LLM-aided DSE framework that leverages HLS design quality perception to effectively navigate the design space. iDSE intelligently pruns the design space to guide LLMs in calibrating representative initial sampling designs, expediting convergence toward the Pareto front. By exploiting the convergent and divergent thinking patterns inherent in LLMs for hardware optimization, iDSE achieves multi-path refinement of the design quality and diversity. Extensive experiments demonstrate that iDSE outperforms heuristic-based DSE methods by 5.1$\times$$\sim$16.6$\times$ in proximity to the reference Pareto front, matching NSGA-II with only 4.6% of the explored designs. Our work demonstrates the transformative potential of LLMs in scalable and efficient HLS design optimization, offering new insights into multiobjective optimization challenges.
• Abstract（参考訳）: 高レベル合成(HLS)は、レジスタ転送レベルを振る舞い記述に抽象化し、設計者が最適化ディレクティブを通じて生成されたマイクロアーキテクチャをカスタマイズすることで、回路設計を合理化するアジャイルなハードウェア開発ツールである。 しかし、可能な方向配置の組合せ爆発は、難易度の高い設計空間をもたらす。 伝統的な設計空間探索法(DSE)は、ヒューリスティックスを採用するか、パレート・最適設計獲得を加速するために予測モデルを構築するが、それでも禁止的な探査コストと準最適結果に悩まされている。 これらの問題に対処するため、設計空間を効果的にナビゲートするために、HLS設計品質認識を活用する最初のLLM支援DSEフレームワークであるiDSEを紹介した。 iDSEは知的に設計空間を突破し、LCMを誘導し、典型的な初期サンプリング設計を校正し、パレート前線への収束を早める。 ハードウェア最適化において,LLMに固有の収束性と分散した思考パターンを活用することにより,設計品質と多様性のマルチパス改善を実現する。 大規模な実験により、iDSEはヒューリスティックベースのDSE法を5.1$\times$$\sim$16.6$\times$で比較し、NSGA-IIをわずか4.6%で比較した。 我々の研究は、スケーラブルで効率的なHLS設計最適化におけるLLMの変換可能性を示し、多目的最適化の課題に対する新たな洞察を提供する。

関連論文リスト

• Direct Retrieval-augmented Optimization: Synergizing Knowledge Selection and Language Models [83.8639566087953]
  本稿では,2つの主要コンポーネントのエンドツーエンドトレーニングを可能にするDROという,直接検索拡張最適化フレームワークを提案する。 DROは、 (i) 文書置換推定と (ii) 再重み付けされ、段階的に改善されたRAGコンポーネントの2つのフェーズの間で交代する。 理論解析により,DROは強化学習における政策段階的な手法に類似していることが明らかとなった。
  論文  参考訳（メタデータ） (2025-05-05T23:54:53Z)
• Can Reasoning Models Reason about Hardware? An Agentic HLS Perspective [18.791753740931185]
  OpenAI o3-mini と DeepSeek-R1 は Chain-of-Thought (CoT) を通じて推論を強化している 本稿では, LLM の推論が高レベル合成(HLS)設計空間探索と最適化の課題に対処できるかどうかを検討する。
  論文  参考訳（メタデータ） (2025-03-17T01:21:39Z)
• AIRCHITECT v2: Learning the Hardware Accelerator Design Space through Unified Representations [3.6231171463908938]
  設計空間探索は、カスタムハードウェアアーキテクチャの実現において重要な役割を果たす。 最近のAIrchitect v1は、DSEの限界を検索時間分類問題に対処する最初の試みである。
  論文  参考訳（メタデータ） (2025-01-17T04:57:42Z)
• Deep Inverse Design for High-Level Synthesis [1.9029532975354944]
  我々は,グラフニューラルネットワークと生成モデルを統合する新しいアプローチとして,HLSのためのDeep Inverse Design(DID4HLS)を提案する。 DID4HLSは、HLS後のデータから設計特徴の条件分布を学習することにより、計算集約アルゴリズムを目的としたハードウェア設計を反復的に最適化する。 提案手法は,4つの最先端DSEベースラインと比較して,基準セットまでの平均距離平均42.8%の改善を達成した。
  論文  参考訳（メタデータ） (2024-07-11T18:13:38Z)
• Revisiting Zeroth-Order Optimization for Memory-Efficient LLM Fine-Tuning: A Benchmark [166.40879020706151]
  本稿では、微調整時のメモリコスト低減のためのソリューションとして、BPフリーゼロオーダー最適化(ZO)への移行を提案する。 従来のZO-SGD法とは異なり、我々の研究はより広い範囲のZO最適化手法に探索を広げる。 本研究は,タスクアライメントの重要性,前方勾配法の役割,アルゴリズムの複雑さと微調整性能のバランスについて,これまで見過ごされてきた最適化原理を明らかにした。
  論文  参考訳（メタデータ） (2024-02-18T14:08:48Z)
• An Embarrassingly Simple Approach for LLM with Strong ASR Capacity [56.30595787061546]
  我々は,音声基礎エンコーダと大規模言語モデル(LLM)を用いて,音声処理の分野で最も重要な課題の1つを解決することに注力する。 最近の研究は、音声エンコーダの出力を時間的に圧縮したり、プロジェクタのモーダルアライメントに対処したり、LLMのパラメータ効率の良い微調整を利用するといった複雑な設計をしている。 そこで本研究では,市販の音声エンコーダLLMと,トレーニング可能な唯一の線形プロジェクタの単純な構成がASRタスクに適しているのに対して,繊細な設計は必要ないことを発見した。
  論文  参考訳（メタデータ） (2024-02-13T23:25:04Z)
• Optimization-Inspired Learning with Architecture Augmentations and Control Mechanisms for Low-Level Vision [74.9260745577362]
  本稿では,GDC(Generative, Discriminative, and Corrective)の原則を集約する,最適化に着想を得た統合学習フレームワークを提案する。 フレキシブルな組み合わせで最適化モデルを効果的に解くために,3つのプロパゲーティブモジュールを構築した。 低レベル視覚タスクにおける実験は、GDCの有効性と適応性を検証する。
  論文  参考訳（メタデータ） (2020-12-10T03:24:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。