論文の概要: CnC-PRAC: Coalesce, not Cache, Per Row Activation Counts for an Efficient in-DRAM Rowhammer Mitigation

• arxiv url: http://arxiv.org/abs/2506.11970v1
• Date: Fri, 13 Jun 2025 17:28:38 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-16 17:50:49.895204
• Title: CnC-PRAC: Coalesce, not Cache, Per Row Activation Counts for an Efficient in-DRAM Rowhammer Mitigation
• Title（参考訳）: CnC-PRAC: Coalesce, not Cache, Per Row Activation Counts for a Efficient in-DRAM Rowhammer Mitigation
• Authors: Chris S. Lin, Jeonghyun Woo, Prashant J. Nair, Gururaj Saileshwar,
• Abstract要約: JEDECは、DDR5と将来のDRAMのためのPer Row Activation Counting (PRAC)フレームワークを導入した。 性能とエネルギーのオーバーヘッドに対処するPRAC実装であるCnC-PRACを提案する。
• 参考スコア（独自算出の注目度）: 4.040475373859059
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: JEDEC has introduced the Per Row Activation Counting (PRAC) framework for DDR5 and future DRAMs to enable precise counting of DRAM row activations using per-row activation counts. While recent PRAC implementations enable holistic mitigation of Rowhammer attacks, they impose slowdowns of up to 10% due to the increased DRAM timings for performing a read-modify-write of the counter. Alternatively, recent work, Chronus, addresses these slowdowns, but incurs energy overheads due to the additional DRAM activations for counters. In this paper, we propose CnC-PRAC, a PRAC implementation that addresses both performance and energy overheads. Unlike prior works focusing on caching activation counts to reduce their overheads, our key idea is to reorder and coalesce accesses to activation counts located in the same physical row. Our design achieves this by decoupling counter access from the critical path of data accesses. This enables optimizations such as buffering counter read-modify-write requests and coalescing requests to the same row. Together, these enable a reduction in row activations for counter accesses by almost 75%-83% compared to state-of-the-art solutions like Chronus and enable a PRAC implementation with negligible slowdown and a minimal dynamic energy overhead of 0.84%-1% compared to insecure DDR5 DRAM.
• Abstract（参考訳）: JEDECは、DDR5と将来のDRAMのためのPer Row Activation Counting (PRAC)フレームワークを導入し、ロー当たりのアクティベーションカウントを使用してDRAM行のアクティベーションを正確にカウントできるようにした。 最近のPRAC実装では、Rowhammer攻撃の全体的緩和が可能になっているが、カウンタの読み取り修正書き込みを実行するためのDRAMタイミングの増加により、最大10%の遅延を課している。 あるいは、最近の研究であるクロノスはこれらの減速に対処するが、カウンタに対する追加のDRAMアクティベーションのためにエネルギーオーバーヘッドを発生させる。 本稿では,性能とエネルギーのオーバーヘッドに対処するPRAC実装であるCnC-PRACを提案する。 キャッシングアクティベーションカウントにフォーカスする以前の作業とは異なり、私たちのキーとなるアイデアは、同じ物理行にあるアクティベーションカウントへのアクセスをリオーダーし、合体させることです。 我々の設計では、データアクセスの重要な経路からカウンターアクセスを分離することでこれを実現する。 これにより、カウンタのread-modify-writeリクエストのバッファリングや、同じ行へのリクエストの合体といった最適化が可能になる。 これにより、Chronosのような最先端のソリューションと比較して、カウンタアクセスの行アクティベートを約75%-83%削減することができ、PRAC実装では、信頼性の低いDDR5 DRAMに比べて、最小の動的エネルギーオーバーヘッドを0.84%-1%削減できる。

関連論文リスト

• Spark Transformer: Reactivating Sparsity in FFN and Attention [63.20677098823873]
  本稿では, FFNとアテンション機構の両方において, 高レベルのアクティベーション間隔を実現する新しいアーキテクチャであるSpark Transformerを紹介する。 これによりFLOPの2.5倍の削減が可能となり、CPUでは1.79倍、GPUでは1.40倍となる。
  論文  参考訳（メタデータ） (2025-06-07T03:51:13Z)
• Compress, Gather, and Recompute: REFORMing Long-Context Processing in Transformers [58.98923344096319]
  REFORMは、2フェーズアプローチによって、長いコンテキストを効率的に処理する新しい推論フレームワークである。 RULERとBABILongでそれぞれ1Mコンテキスト長で50%以上と27%のパフォーマンス向上を達成した。 また、Infinite-BenchとMM-NIAHのベースラインを上回り、さまざまなタスクやドメインの柔軟性を示す。
  論文  参考訳（メタデータ） (2025-06-01T23:49:14Z)
• Chronus: Understanding and Securing the Cutting-Edge Industry Solutions to DRAM Read Disturbance [6.220002579079846]
  本稿では,DRAM-DRAMによる読み出し障害軽減手法の厳密なセキュリティ,性能,エネルギ,コスト分析について紹介する。 PRACの2つの大きな弱点に対処するために,新しいDRAM-die RowHammer緩和機構であるChronusを提案する。
  論文  参考訳（メタデータ） (2025-02-18T08:54:49Z)
• APB: Accelerating Distributed Long-Context Inference by Passing Compressed Context Blocks across GPUs [81.5049387116454]
  我々は、効率的な長文推論フレームワークであるAPBを紹介する。 APBはプリフィル速度を高めるためにマルチホスト近似アテンションを使用する。 APBはFlashAttn、RingAttn、StarAttnと比較して最大9.2x、4.2x、1.6xの速度を実現している。
  論文  参考訳（メタデータ） (2025-02-17T17:59:56Z)
• QPRAC: Towards Secure and Practical PRAC-based Rowhammer Mitigation using Priority Queues [4.3423142741332255]
  JEDECは、DDR5と将来のDRAMのためのPer Row Activation Counting (PRAC)フレームワークを導入した。 PRACはローハンマー攻撃の全体的緩和を可能にする。 本稿では,PRACフレームワークを使用した最初のセキュアでスケーラブルで実用的なRowHammerソリューションを提供する。
  論文  参考訳（メタデータ） (2025-01-31T02:48:20Z)
• RelayAttention for Efficient Large Language Model Serving with Long System Prompts [59.50256661158862]
  本稿では,長いシステムプロンプトを含むLCMサービスの効率を向上させることを目的とする。 これらのシステムプロンプトの処理には、既存の因果注意アルゴリズムにおいて、大量のメモリアクセスが必要である。 本稿では,DRAMから入力トークンのバッチに対して,DRAMから隠れた状態を正確に1回読み取ることのできるアテンションアルゴリズムであるRelayAttentionを提案する。
  論文  参考訳（メタデータ） (2024-02-22T18:58:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。