論文の概要: The Cream Rises to the Top: Efficient Reranking Method for Verilog Code Generation
- arxiv url: http://arxiv.org/abs/2509.20215v1
- Date: Wed, 24 Sep 2025 15:12:21 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-09-25 20:53:19.872696
- Title: The Cream Rises to the Top: Efficient Reranking Method for Verilog Code Generation
- Title（参考訳）: クリームがトップに:Verilogコード生成の効率的なリグレード方法
- Authors: Guang Yang, Wei Zheng, Xiang Chen, Yifan Sun, Fengji Zhang, Terry Yue Zhuo,
- Abstract要約: LLMは、ドメイン固有の知識が限られているため、Verilog生成において重大な課題に直面している。
本稿では,VCD-RNKを提案する。
- 参考スコア（独自算出の注目度）: 19.07886669114457
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: LLMs face significant challenges in Verilog generation due to limited domain-specific knowledge. While sampling techniques improve pass@k metrics, hardware engineers need one trustworthy solution rather than uncertain candidates. To bridge this gap, we formulate it as a semantic alignment problem between requirements and Verilog implementations, and propose VCD-RNK, a discriminator model tailored for efficient Verilog code reranking. Specifically, VCD-RNKincorporates Verilog-specific reasoning by distilling expert knowledge across three dimensions: code semantic analysis, test case generation, and functional correctness assessment. By explicitly simulating the above reasoning processes during inference, VCD-RNK effectively avoids computationally intensive test execution in existing methods.
- Abstract（参考訳）: LLMは、ドメイン固有の知識が限られているため、Verilog生成において重大な課題に直面している。
サンプリング技術はpass@kメトリクスを改善するが、ハードウェアエンジニアには不確実な候補ではなく、信頼できるソリューションが1つ必要だ。
このギャップを埋めるために、要求とVerilogの実装間のセマンティックアライメント問題としてこれを定式化し、効率的なVerilogコード更新に適した識別器モデルであるVCD-RNKを提案する。
具体的には、VCD-RNKincorporate Verilog-specific reasoning by distilling expert knowledge across three dimensions: code semantic analysis, test case generation, functional correctness Assessment。
推論中に上記の推論過程を明示的にシミュレートすることにより、VCD-RNKは既存の方法での計算集約的なテスト実行を効果的に回避する。
関連論文リスト
- Log-Augmented Generation: Scaling Test-Time Reasoning with Reusable Computation [80.69067017594709]
大規模言語モデル(LLM)とそのエージェントモデルは、以前のタスクからの推論を維持するのに苦労する。
本稿では,従来の計算を直接再利用し,テスト時に過去のログから推論する新しいフレームワークであるLAGを提案する。
本手法は,ログを使用しない標準的なエージェントシステムよりも優れている。
論文 参考訳（メタデータ） (2025-05-20T14:14:38Z) - Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback [36.69082579950107]
大規模言語モデル(LLM)は、自然言語記述からVerilog生成において強力な性能を示している。
本稿では,テストベンチからの検証洞察をVerilog 生成 LLM のトレーニングに統合する手法を提案する。
論文 参考訳（メタデータ） (2025-04-22T11:38:14Z) - VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric [4.590930025882158]
We propose VeriMind, a agentic LLM framework for Verilog code generation。
本稿では,従来のpass@k測度とARC(Average Refinement Cycles)を組み合わせた新しい評価手法を提案する。
様々なハードウェア設計タスクの実験結果によると、我々のアプローチはpass@kメトリックで最大8.3%、pass@ARCメトリックで最大8.1%向上した。
論文 参考訳（メタデータ） (2025-03-15T23:43:06Z) - KodCode: A Diverse, Challenging, and Verifiable Synthetic Dataset for Coding [49.56049319037421]
KodCodeは、高品質で検証可能なトレーニングデータを取得するという永続的な課題に対処する、合成データセットである。
自己検証手順によって体系的に検証される質問解決テスト三つ子を含む。
このパイプラインは大規模で堅牢で多様なコーディングデータセットを生成する。
論文 参考訳（メタデータ） (2025-03-04T19:17:36Z) - Improving LLM Reasoning through Scaling Inference Computation with Collaborative Verification [52.095460362197336]
大規模言語モデル(LLM)は一貫性と正確な推論に苦しむ。
LLMは、主に正しいソリューションに基づいて訓練され、エラーを検出して学習する能力を減らす。
本稿では,CoT(Chain-of-Thought)とPoT(Program-of-Thought)を組み合わせた新しい協調手法を提案する。
論文 参考訳（メタデータ） (2024-10-05T05:21:48Z) - DOCE: Finding the Sweet Spot for Execution-Based Code Generation [69.5305729627198]
本稿では,候補生成,$n$-best再ランク,最小ベイズリスク(MBR)復号化,自己老化などを含む包括的フレームワークを提案する。
本研究は,実行ベースメソッドの重要性と,実行ベースメソッドと実行フリーメソッドとの差を明らかにする。
論文 参考訳（メタデータ） (2024-08-25T07:10:36Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。