論文の概要: HW/SW Co-design of a PCM/PWM converter: a System Level Approach based in the SpecC Methodology

• arxiv url: http://arxiv.org/abs/2510.22046v1
• Date: Fri, 24 Oct 2025 22:07:09 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-28 15:28:14.798885
• Title: HW/SW Co-design of a PCM/PWM converter: a System Level Approach based in the SpecC Methodology
• Title（参考訳）: PCM/PWMコンバータのHW/SW共設計:SpecC法に基づくシステムレベルアプローチ
• Authors: Daniel G. P. Petrini, Braz Izaias da Silva Junior,
• Abstract要約: 本稿では,PCM-to-PWMコンバータに対して,システムレベルのハードウェア/ソフトウェア共同設計フローにSpecC手法を適用するケーススタディを提案する。 コンバータは、HW/SWパーティションを導出するためにSpecC方法論でモデル化され、探索された。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present a case study applying the SpecC methodology within a system-level hardware/software co-design flow to a PCM-to-PWM converter, the core of a Class-D audio amplifier. The converter was modeled and explored with SpecC methodology to derive an HW/SW partition. Using system-level estimates and fast functional simulation, we evaluated mappings that meet real-time constraints while reducing estimated cost of an all-hardware solution and avoiding the expense of a purely software implementation on a high-end processor. Despite the design's moderate complexity, the results underline the value of system-level co-design for early architectural insight, rapid validation, and actionable cost/performance trade-offs. [Original work from 2005; formatting revised in 2025, with no changes to the results.]
• Abstract（参考訳）: 本稿では,PCM-to-PWMコンバータにおけるハードウェア/ソフトウェア共同設計フローにおけるSpecC手法の適用事例について述べる。 コンバータは、HW/SWパーティションを導出するためにSpecC方法論でモデル化され、探索された。 システムレベルの推定と高速機能シミュレーションを用いて、全ハードウェアソリューションの見積コストを低減し、ハイエンドプロセッサ上での純粋ソフトウェア実装のコストを回避するとともに、リアルタイム制約を満たすマッピングを評価した。 設計の適度な複雑さにもかかわらず、結果は初期のアーキテクチャ上の洞察、迅速な検証、実行可能なコスト/パフォーマンスのトレードオフに対するシステムレベルの共同設計の価値を下記している。 (平成17年(2005年)の定式化、2025年(2025年)の改定、結果の変更なし。)

関連論文リスト

• CLASS: A Controller-Centric Layout Synthesizer for Dynamic Quantum Circuits [58.16162138294308]
  CLASSは、分散制御システムにおけるコントローラ間通信遅延を低減するために設計された、コントローラ中心のレイアウトシンセサイザーである。 評価の結果、CLASSは通信遅延を最大100%減らし、追加操作数の平均2.10%しか増加しないことがわかった。
  論文  参考訳（メタデータ） (2025-09-19T08:11:55Z)
• MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [30.305211001929496]
  大きな言語モデル(LLM)は2.5Dに拡張することを約束している。 LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。 階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
  論文  参考訳（メタデータ） (2025-08-08T05:47:31Z)
• QuartDepth: Post-Training Quantization for Real-Time Depth Estimation on the Edge [55.75103034526652]
  ASIC のハードウェアアクセラレーションによる MDE モデルの定量化を後学習量子化に応用した QuartDepth を提案する。 提案手法では,重みとアクティベーションの両方を4ビット精度で定量化し,モデルサイズと計算コストを削減する。 我々は、カーネル融合とカスタマイズされた命令プログラム性をサポートすることにより、フレキシブルでプログラム可能なハードウェアアクセラレータを設計する。
  論文  参考訳（メタデータ） (2025-03-20T21:03:10Z)
• Physics-Informed Autonomous LLM Agents for Explainable Power Electronics Modulation Design [19.96029805922374]
  電力変換器の変調設計を自動化するLLM駆動システムPHIA(Physics-Informed Autonomous Agent)を紹介する。 従来のパイプラインベースの手法とは対照的に、PHIAにはLLMベースの計画モジュールが組み込まれており、設計要件をインタラクティブに取得し検証している。 実験の結果、PHIAは第2のベンチマークと比べて標準平均絶対誤差を63.2%削減し、全体的な設計プロセスを33倍以上加速した。
  論文  参考訳（メタデータ） (2024-11-21T15:24:41Z)
• Logic Synthesis Optimization with Predictive Self-Supervision via Causal Transformers [19.13500546022262]
  LSOformerは、自動回帰トランスフォーマーモデルと予測SSLを利用して、結果の質の軌道(QoR)を予測する新しいアプローチである。 LSOformerは、クロスアテンションモジュールを統合して、回路グラフと最適化シーケンスからの洞察をマージし、QoRメトリクスの予測精度を向上させる。
  論文  参考訳（メタデータ） (2024-09-16T18:45:07Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Cross-Modality Program Representation Learning for Electronic Design Automation with High-Level Synthesis [45.471039079664656]
  ドメイン固有アクセラレータ(DSA)は、ディープラーニングや自律運転などのアプリケーションで人気を集めている。 本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互作用できるモデルであるProgSGを提案する。 ProgSGは、設計性能予測のRMSEを最大22%の価格で削減し、設計を平均1.10Times$で識別する。
  論文  参考訳（メタデータ） (2024-06-13T22:34:58Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• Two-stage solution for ancilla-assisted quantum process tomography: error analysis and optimal design [7.578486693853657]
  本稿では,AAPTを実行するために,本来標準QPT用に設計された2段階の解を拡張した。 我々のアルゴリズムは、$O(Md_A2d_B2)$計算複雑性を持ち、$Mは測定演算子の型数、$d_A $は興味のある量子系の次元、$d_B$はアシラ系の次元である。 位相減衰過程における数値的な例は最適設計の有効性を示し、理論誤差解析を例示する。
  論文  参考訳（メタデータ） (2023-10-31T12:47:03Z)
• DevFormer: A Symmetric Transformer for Context-Aware Device Placement [12.400790776196667]
  本稿では,ハードウェア設計最適化の複雑で計算に要求される問題に対処するトランスフォーマーベースのアーキテクチャであるDevFormerを提案する。 提案手法は, 相対的な位置埋め込みや行動置換対称性などの強い帰納バイアスを導入することで, この制限に対処する。 DevFoemerは、両方のシミュレーションハードウェアで最先端の手法よりも優れており、性能が向上し、コンポーネントの数を30ドル以上削減できることを示す。
  論文  参考訳（メタデータ） (2022-05-26T08:36:35Z)
• Model-based Deep Learning Receiver Design for Rate-Splitting Multiple Access [65.21117658030235]
  本研究では,モデルベース深層学習(MBDL)に基づく実用的なRSMA受信機の設計を提案する。 MBDL受信機は、符号なしシンボル誤り率(SER)、リンクレベルシミュレーション(LLS)によるスループット性能、平均トレーニングオーバーヘッドの観点から評価される。 その結果,MBDLはCSIRが不完全なSIC受信機よりも優れていた。
  論文  参考訳（メタデータ） (2022-05-02T12:23:55Z)
• Proximal Policy Optimization-based Transmit Beamforming and Phase-shift Design in an IRS-aided ISAC System for the THz Band [90.45915557253385]
  テラヘルツ(THz)帯で動作するIRS支援統合センシング・通信(ISAC)システムを提案し,システム容量を最大化する。 透過ビームフォーミングと位相シフト設計はエルゴード制約を伴う普遍最適化問題に変換される。
  論文  参考訳（メタデータ） (2022-03-21T09:15:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。