論文の概要: AIM: Software and Hardware Co-design for Architecture-level IR-drop Mitigation in High-performance PIM

• arxiv url: http://arxiv.org/abs/2511.04321v1
• Date: Thu, 06 Nov 2025 12:49:46 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-07 20:17:53.418667
• Title: AIM: Software and Hardware Co-design for Architecture-level IR-drop Mitigation in High-performance PIM
• Title（参考訳）: AIM:高性能PIMにおけるアーキテクチャレベルのIR-drop緩和のためのソフトウェアとハードウェアの共同設計
• Authors: Yuanpeng Zhang, Xing Hu, Xi Chen, Zhihang Yuan, Cong Li, Jingchen Zhu, Zhao Wang, Chenguang Zhang, Xin Si, Wei Gao, Qiang Wu, Runsheng Wang, Guangyu Sun,
• Abstract要約: 高性能PIMにおけるアーキテクチャレベルのIR-drop緩和のためのAIM,包括的ソフトウェア,ハードウェア共同設計を提案する。 我々は、AIMが最大69.2%のIR-drop緩和を実現し、2.29倍のエネルギー効率向上と1.152倍のスピードアップを実現していることを示す。
• 参考スコア（独自算出の注目度）: 34.513433898270094
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: SRAM Processing-in-Memory (PIM) has emerged as the most promising implementation for high-performance PIM, delivering superior computing density, energy efficiency, and computational precision. However, the pursuit of higher performance necessitates more complex circuit designs and increased operating frequencies, which exacerbate IR-drop issues. Severe IR-drop can significantly degrade chip performance and even threaten reliability. Conventional circuit-level IR-drop mitigation methods, such as back-end optimizations, are resource-intensive and often compromise power, performance, and area (PPA). To address these challenges, we propose AIM, comprehensive software and hardware co-design for architecture-level IR-drop mitigation in high-performance PIM. Initially, leveraging the bit-serial and in-situ dataflow processing properties of PIM, we introduce Rtog and HR, which establish a direct correlation between PIM workloads and IR-drop. Building on this foundation, we propose LHR and WDS, enabling extensive exploration of architecture-level IR-drop mitigation while maintaining computational accuracy through software optimization. Subsequently, we develop IR-Booster, a dynamic adjustment mechanism that integrates software-level HR information with hardware-based IR-drop monitoring to adapt the V-f pairs of the PIM macro, achieving enhanced energy efficiency and performance. Finally, we propose the HR-aware task mapping method, bridging software and hardware designs to achieve optimal improvement. Post-layout simulation results on a 7nm 256-TOPS PIM chip demonstrate that AIM achieves up to 69.2% IR-drop mitigation, resulting in 2.29x energy efficiency improvement and 1.152x speedup.
• Abstract（参考訳）: SRAM Processing-in-Memory (PIM) は高性能PIMの最も有望な実装であり、優れた計算密度、エネルギー効率、計算精度を提供する。 しかし、より高い性能の追求はより複雑な回路設計と動作周波数の増大を必要とし、IRドロップの問題が悪化した。 強力なIR-dropはチップ性能を著しく低下させ、信頼性を脅かす。 従来の回路レベルのIR-drop緩和手法(バックエンド最適化など)は資源集約的であり、電力、性能、面積(PPA)を妥協することが多い。 これらの課題に対処するため,我々は,高性能PIMにおけるアーキテクチャレベルのIR-drop緩和のためのAIM,包括的ソフトウェア,ハードウェア共同設計を提案する。 当初、PIMのビットシリアルおよびその場データフロー処理特性を利用して、PIMワークロードとIR-dropの直接的な相関関係を確立するRtogとHRを導入する。 この基礎の上に構築されたLHRとWDSは,ソフトウェア最適化による計算精度を維持しつつ,アーキテクチャレベルのIR-drop緩和の広範な探索を可能にする。 次に,PIMマクロのV-f対を適応させるため,ソフトウェアレベルのHR情報とハードウェアベースのIR-dropモニタリングを統合する動的調整機構であるIR-Boosterを開発した。 最後に、最適な改善を実現するために、HR対応タスクマッピング手法、ソフトウェアとハードウェアの設計をブリッジする手法を提案する。 7nm 256-TOPS PIMチップ上でのポストレイアウトシミュレーションの結果、AIMは最大69.2%のIRドロップ軽減を実現し、2.29倍のエネルギー効率向上と1.152倍のスピードアップを実現している。

関連論文リスト

• RAMAN: Resource-efficient ApproxiMate Posit Processing for Algorithm-Hardware Co-desigN [0.0]
  この研究は、リソース効率が高く近似的なposit(8,2)ベースのMultiply-Accumulate (MAC)アーキテクチャであるRAMANを提示する。 提案するREAP MACエンジンはRAMANのコアであり,ポジット乗算器の近似を用いて,大幅な面積と消費電力削減を実現する。
  論文  参考訳（メタデータ） (2025-10-26T11:09:06Z)
• MaRVIn: A Cross-Layer Mixed-Precision RISC-V Framework for DNN Inference, from ISA Extension to Hardware Acceleration [4.852153649271776]
  既存の組み込みマイクロプロセッサは、混合精度NNを効率的に実行するための十分なアーキテクチャサポートを欠いている。 電力効率と性能を向上させる多層ハードウェア/ソフトウェア共同設計フレームワークであるMARVInを紹介する。 我々のフレームワークは、平均17.6倍のスピードアップを1%未満の精度で達成でき、ISA非依存のRISC-Vコアより優れ、最大1.8TOP/Wを実現している。
  論文  参考訳（メタデータ） (2025-09-18T17:48:20Z)
• Joint Channel Estimation and Computation Offloading in Fluid Antenna-assisted MEC Networks [81.36647816787713]
  チャネル推定の遅延を最小限に抑えるためのFA支援オフロードフレームワークを提案する。 提案方式は,効率的な通信を行う場合の精度を大幅に低下させることを示す。
  論文  参考訳（メタデータ） (2025-09-16T08:48:44Z)
• QuartDepth: Post-Training Quantization for Real-Time Depth Estimation on the Edge [55.75103034526652]
  ASIC のハードウェアアクセラレーションによる MDE モデルの定量化を後学習量子化に応用した QuartDepth を提案する。 提案手法では,重みとアクティベーションの両方を4ビット精度で定量化し,モデルサイズと計算コストを削減する。 我々は、カーネル融合とカスタマイズされた命令プログラム性をサポートすることにより、フレキシブルでプログラム可能なハードウェアアクセラレータを設計する。
  論文  参考訳（メタデータ） (2025-03-20T21:03:10Z)
• A Modular Conditional Diffusion Framework for Image Reconstruction [3.451075831610783]
  拡散確率モデル(DPM)は近年,様々な視覚的イメージ復元(IR)タスクに利用されている。 我々は,既存の訓練済みの最先端IRネットワークと生成DPMの性能向上を両立させるモジュール拡散確率IRフレームワーク(DP-IR)を提案する。 本研究では, バーストJSD-SR, ダイナミックシーンデブロアリング, 超解像処理の4つのベンチマークで評価を行った。
  論文  参考訳（メタデータ） (2024-11-08T22:11:29Z)
• Full-Stack Optimization for CAM-Only DNN Inference [2.0837295518447934]
  本稿では,3次重み付けニューラルネットワークと連想プロセッサのアルゴリズム最適化の組み合わせについて検討する。 演算強度を低減し,APの畳み込みを最適化する新しいコンパイルフローを提案する。 本研究では,イメージネット上でのResNet-18推論のエネルギー効率を,クロスバーメモリアクセラレータと比較して7.5倍向上させる。
  論文  参考訳（メタデータ） (2024-01-23T10:27:38Z)
• Joint User Association, Interference Cancellation and Power Control for Multi-IRS Assisted UAV Communications [80.35959154762381]
  インテリジェント反射面(IRS)支援無人航空機(UAV)通信は、地上基地局の負荷を低コストで軽減することが期待されている。 既存の研究は主に、複数のIRSではなく単一のIRSの配置とリソース割り当てに焦点を当てている。 我々は,共同IRSユーザアソシエーションのための新しい最適化アルゴリズム,UAVの軌道最適化,逐次干渉キャンセル(SIC)復号命令スケジューリング,電力割り当てを提案する。
  論文  参考訳（メタデータ） (2023-12-08T01:57:10Z)
• Multiagent Reinforcement Learning with an Attention Mechanism for Improving Energy Efficiency in LoRa Networks [52.96907334080273]
  ネットワーク規模が大きくなるにつれて、パケット衝突によるLoRaネットワークのエネルギー効率は急激に低下する。 マルチエージェント強化学習(MALoRa)に基づく伝送パラメータ割り当てアルゴリズムを提案する。 シミュレーションの結果,MALoRaはベースラインアルゴリズムと比較してシステムEEを著しく改善することがわかった。
  論文  参考訳（メタデータ） (2023-09-16T11:37:23Z)
• Collaborative Intelligent Reflecting Surface Networks with Multi-Agent Reinforcement Learning [63.83425382922157]
  インテリジェント・リフレクション・サーフェス(IRS)は将来の無線ネットワークに広く応用されることが想定されている。 本稿では,エネルギー収穫能力を備えた協調型IRSデバイスを用いたマルチユーザ通信システムについて検討する。
  論文  参考訳（メタデータ） (2022-03-26T20:37:14Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。