論文の概要: ArchPower: Dataset for Architecture-Level Power Modeling of Modern CPU Design
- arxiv url: http://arxiv.org/abs/2512.06854v1
- Date: Sun, 07 Dec 2025 14:12:06 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-12-09 22:03:54.557394
- Title: ArchPower: Dataset for Architecture-Level Power Modeling of Modern CPU Design
- Title（参考訳）: ArchPower: モダンCPU設計のアーキテクチャレベルパワーモデリングのためのデータセット
- Authors: Qijun Zhang, Yao Lu, Mengming Li, Shang Liu, Zhiyao Xie,
- Abstract要約: ArchPowerはアーキテクチャレベルのプロセッサパワーモデリングのための最初のオープンソースデータセットである。
ArchPowerには200のCPUデータサンプルが含まれており、8つの異なるワークロードを実行する際に25の異なるCPU構成から収集される。
各データサンプルには、ハードウェアとイベントパラメータの両方を含む100以上のアーキテクチャ機能がある。
- 参考スコア（独自算出の注目度）: 10.934916441713105
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Power is the primary design objective of large-scale integrated circuits (ICs), especially for complex modern processors (i.e., CPUs). Accurate CPU power evaluation requires designers to go through the whole time-consuming IC implementation process, easily taking months. At the early design stage (e.g., architecture-level), classical power models are notoriously inaccurate. Recently, ML-based architecture-level power models have been proposed to boost accuracy, but the data availability is a severe challenge. Currently, there is no open-source dataset for this important ML application. A typical dataset generation process involves correct CPU design implementation and repetitive execution of power simulation flows, requiring significant design expertise, engineering effort, and execution time. Even private in-house datasets often fail to reflect realistic CPU design scenarios. In this work, we propose ArchPower, the first open-source dataset for architecture-level processor power modeling. We go through complex and realistic design flows to collect the CPU architectural information as features and the ground-truth simulated power as labels. Our dataset includes 200 CPU data samples, collected from 25 different CPU configurations when executing 8 different workloads. There are more than 100 architectural features in each data sample, including both hardware and event parameters. The label of each sample provides fine-grained power information, including the total design power and the power for each of the 11 components. Each power value is further decomposed into four fine-grained power groups: combinational logic power, sequential logic power, memory power, and clock power. ArchPower is available at https://github.com/hkust-zhiyao/ArchPower.
- Abstract（参考訳）: 電力は大規模集積回路(IC)の主要な設計目標であり、特に複雑な現代的なプロセッサ(CPU)のために使用される。
正確なCPUパワー評価では、設計者は時間を要するIC実装プロセス全体を通して、簡単に数ヶ月を要します。
初期の設計段階(アーキテクチャレベルなど)では、古典的なパワーモデルは不正確であることが知られている。
近年、MLベースのアーキテクチャレベルのパワーモデルが提案されているが、データの可用性は深刻な課題である。
現在、この重要なMLアプリケーションのためのオープンソースデータセットはありません。
典型的なデータセット生成プロセスは、CPU設計の正しい実装と電力シミュレーションフローの反復実行を伴い、設計の専門知識、エンジニアリングの努力、実行時間を必要とする。
プライベートな社内データセットでさえ、現実的なCPU設計シナリオを反映できないことが多い。
本研究ではアーキテクチャレベルのプロセッサパワーモデリングのための最初のオープンソースデータセットであるArchPowerを提案する。
複雑で現実的な設計フローを通し、CPUアーキテクチャ情報を特徴として収集し、基礎となる真実をシミュレートしたパワーをラベルとして扱います。
当社のデータセットには,8つのワークロードの実行時に25のCPU構成から収集された200のCPUデータサンプルが含まれています。
各データサンプルには、ハードウェアとイベントパラメータの両方を含む100以上のアーキテクチャ機能がある。
各試料のラベルは、11個の部品の合計設計電力と電力を含むきめ細かい電力情報を提供する。
それぞれのパワー値は、結合論理パワー、シーケンシャル論理パワー、メモリパワー、クロックパワーの4つのきめ細かいパワーグループにさらに分解される。
ArchPowerはhttps://github.com/hkust-zhiyao/ArchPowerで入手できる。
関連論文リスト
- Architecting Distributed Quantum Computers: Design Insights from Resource Estimation [0.2676349883103403]
ノードサイズ45Kの分散システムでは,モノリシックアーキテクチャと比較して,物理キュービット数が平均1.4倍,実行時間が4倍必要である。
絡み合い発生率、ノードサイズ、アーキテクチャに関する私たちの洞察は、今後数年間でシステム設計を通知する可能性がある。
論文 参考訳（メタデータ） (2025-08-26T16:09:45Z) - Efficient Compilation for Shuttling Trapped-Ion Machines via the Position Graph Architectural Abstraction [0.9199465050084297]
この研究は、異なるタイプのハードウェアアーキテクチャのための、位置グラフと呼ばれる新しい統一抽象化を提示している。
我々は、トラップイオン量子電荷結合デバイス(QCCD)アーキテクチャをモデル化し、高品質で超伝導のスケーラブルなコンパイル方法を実現する。
このアプローチは、シャットリングベースの量子コンピュータの物理的制約に従うハードウェア上で、ネイティブで実行可能な回路とイオン命令を生成する。
論文 参考訳（メタデータ） (2025-01-21T19:39:03Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。
1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。
我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文 参考訳（メタデータ） (2023-04-25T05:04:44Z) - The Basis of Design Tools for Quantum Computing: Arrays, Decision
Diagrams, Tensor Networks, and ZX-Calculus [55.58528469973086]
量子コンピュータは、古典的コンピュータが決して起こらない重要な問題を効率的に解決することを約束する。
完全に自動化された量子ソフトウェアスタックを開発する必要がある。
この研究は、今日のツールの"内部"の外観を提供し、量子回路のシミュレーション、コンパイル、検証などにおいてこれらの手段がどのように利用されるかを示す。
論文 参考訳（メタデータ） (2023-01-10T19:00:00Z) - Power Modeling for Effective Datacenter Planning and Compute Management [53.41102502425513]
我々は,すべてのハードウェア構成とワークロードに適用可能な,正確でシンプルで解釈可能な統計パワーモデルの設計と検証の2つのクラスについて論じる。
提案された統計的モデリング手法は, 単純かつスケーラブルでありながら, 4つの特徴のみを用いて, 95% 以上の多様な配電ユニット (2000 以上) に対して, 5% 未満の絶対パーセンテージエラー (MAPE) で電力を予測できることを実証した。
論文 参考訳（メタデータ） (2021-03-22T21:22:51Z) - KILT: a Benchmark for Knowledge Intensive Language Tasks [102.33046195554886]
知識集約型言語タスク(KILT)のベンチマークを示す。
KILTのすべてのタスクはウィキペディアのスナップショットと同じだ。
共有密度ベクトル指数とSeq2seqモデルとの結合が強いベースラインであることが分かる。
論文 参考訳（メタデータ） (2020-09-04T15:32:19Z) - Heterogeneous CPU+GPU Stochastic Gradient Descent Algorithms [1.3249453757295084]
ヘテロジニアスCPU+GPUアーキテクチャの深層学習のためのトレーニングアルゴリズムについて検討する。
私たちの2倍の目標 -- 収束率と資源利用を同時に最大化する -- は、この問題を難しくします。
これらのアルゴリズムの実装は,複数の実データセットよりも高速な収束と資源利用の両立を実現していることを示す。
論文 参考訳（メタデータ） (2020-04-19T05:21:20Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。