論文の概要: RunPBA -- Runtime attestation for microcontrollers with PACBTI

• arxiv url: http://arxiv.org/abs/2512.12729v1
• Date: Sun, 14 Dec 2025 15:09:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-16 17:54:56.403426
• Title: RunPBA -- Runtime attestation for microcontrollers with PACBTI
• Title（参考訳）: RunPBA -- PACBTIを使用したマイクロコントローラのランタイム検証
• Authors: André Cirne, Patrícia R. Sousa, João S. Resende, Luís Antunes,
• Abstract要約: RunPBAは、制御フロー攻撃を防ぐために設計された、ハードウェアベースのランタイム認証システムである。 パフォーマンスのオーバーヘッドを最小限に抑え、厳格な消費電力制限に固執する。
• 参考スコア（独自算出の注目度）: 0.6299766708197883
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The widespread adoption of embedded systems has led to their deployment in critical real-world applications, making them attractive targets for malicious actors. These devices face unique challenges in mitigating vulnerabilities due to intrinsic constraints, such as low energy consumption requirements and limited computational resources. This paper presents RunPBA, a hardware-based runtime attestation system designed to defend against control flow attacks while maintaining minimal performance overhead and adhering to strict power consumption constraints. RunPBA leverages PACBTI, a new processor extension tailored for the Arm Cortex M processor family, allowing robust protection without requiring hardware modifications, a limitation present in similar solutions. We implemented a proof-of-concept and evaluated it using two benchmark suites. Experimental results indicate that RunPBA imposes a geometric mean performance overhead of only 1% and 4.7% across the benchmarks, underscoring its efficiency and suitability for real-world deployment.
• Abstract（参考訳）: 組み込みシステムの普及が広まり、それらが重要な現実世界のアプリケーションに展開され、悪意のあるアクターにとって魅力的なターゲットとなった。 これらのデバイスは、低エネルギー消費要求や限られた計算資源といった本質的な制約によって脆弱性を緩和する上で、ユニークな課題に直面している。 本稿では,制御フロー攻撃に対する防御を目的としたハードウェアベースのランタイム認証システムであるRunPBAについて述べる。 RunPBAは、Arm Cortex Mプロセッサファミリ用に設計された新しいプロセッサ拡張であるPACBTIを活用し、ハードウェア修正を必要とせずに堅牢な保護を可能にする。 概念実証を行い、2つのベンチマークスイートを用いて評価した。 実験の結果、RunPBAはベンチマーク全体で1%と4.7%の幾何平均性能のオーバーヘッドを課し、その効率性と実際の展開に適したことを裏付けている。

関連論文リスト

• End-to-End On-Device Quantization-Aware Training for LLMs at Inference Cost [53.25965863436039]
  量子化対応トレーニング(QAT)は、より原則化されたソリューションを提供するが、バックプロパゲーションに依存しているため、メモリコストは禁じられている。 重み付けとアクティベーション量子化の両方をサポートするゼロオーダー最適化ベースのQATフレームワークであるZeroQATを提案する。 実験の結果、ZeroQATはPTQとQATのベースラインを一貫して上回り、メモリは大幅に削減された。
  論文  参考訳（メタデータ） (2025-08-21T01:18:27Z)
• Pushing the Envelope of LLM Inference on AI-PC [45.081663877447816]
  ウルトラロービットモデル(1/1.58/2-bit)は、同じモデルサイズを用いて、その完全精度のモデルのパープレキシティとエンドタスクのパフォーマンスとを一致させる。 最先端の推論ランタイム(例えばbitnet)の計算効率は未調査のままである。 まず1ビットと2ビットのマイクロカーネルを設計・実装し,計算効率の最大化を実現した。 我々は、現在のSOTAランタイムビットネットよりも優れた2ビットモデルを用いて、エンドツーエンドの推論結果を示す。
  論文  参考訳（メタデータ） (2025-08-08T23:33:38Z)
• On-Device Diffusion Transformer Policy for Efficient Robot Manipulation [26.559546714450324]
  Diffusion Policiesには、模倣学習によるロボット操作タスクが大幅に進歩している。 リソース制約のあるモバイルプラットフォームへの彼らの適用は、計算の非効率性と広範なメモリフットプリントのため、依然として困難である。 我々は,モバイルデバイス上でリアルタイムにデプロイするためのDiffusion Policiesを高速化する新しいフレームワークであるLightDPを提案する。
  論文  参考訳（メタデータ） (2025-08-01T15:14:39Z)
• Benchmarking Energy and Latency in TinyML: A Novel Method for Resource-Constrained AI [0.0]
  この研究は、エネルギーと遅延の測定を統合する代替のベンチマーク手法を導入する。 設定を評価するために、ニューラルネットワークを実行するためのNPUを含むSTM32N6 MCUをテストした。 その結果,コア電圧とクロック周波数の低減により,前処理と後処理の効率が向上することが示唆された。
  論文  参考訳（メタデータ） (2025-05-21T15:12:14Z)
• Provable Execution in Real-Time Embedded Systems [8.816934283264633]
  実時間システム(PEARTS)のための実行可能アーキテクチャの開発 PEARTSは、コモディティ組み込みリアルタイムオペレーティングシステム(FreeRTOS)と一緒に直接デプロイできる最初のPoXシステムである。
  論文  参考訳（メタデータ） (2025-05-20T02:31:13Z)
• HEPPO-GAE: Hardware-Efficient Proximal Policy Optimization with Generalized Advantage Estimation [0.0]
  HEPPO-GAEはFPGAベースのアクセラレーターで、近似ポリシー最適化における一般化アドバンテージ推定段階を最適化するために設計された。 鍵となる革新は、動的報酬標準化と値のブロック標準化を組み合わせた戦略的標準化技術であり、8ビット均一量子化が続く。 私たちのシングルチップソリューションは通信遅延とスループットのボトルネックを最小限にし、PPOトレーニングの効率を大幅に向上します。
  論文  参考訳（メタデータ） (2025-01-22T08:18:56Z)
• ENOLA: Efficient Control-Flow Attestation for Embedded Systems [4.974696231180418]
  ローエンド組込みシステムのための効率的な制御フロー検証ソリューションであるENOLAを提案する。 ENOLAは線形空間複雑性を実現する新しい認証器を導入した。 我々は,LLVMパスとARMv8.1-Mアーキテクチャの検証エンジンを用いて,ENOLAコンパイラを開発した。
  論文  参考訳（メタデータ） (2025-01-20T00:41:58Z)
• Bisimulation metric for Model Predictive Control [44.301098448479195]
  Bisimulation Metric for Model Predictive Control (BS-MPC) は、目的関数にbisimulation metric lossを組み込んでエンコーダを直接最適化する新しい手法である。 BS-MPCは、トレーニング時間を削減することにより、トレーニング安定性、入力ノイズに対する堅牢性、および計算効率を向上させる。 我々は,DeepMind Control Suiteから連続制御および画像ベースタスクのBS-MPCを評価する。
  論文  参考訳（メタデータ） (2024-10-06T17:12:10Z)
• SATAY: A Streaming Architecture Toolflow for Accelerating YOLO Models on FPGA Devices [48.47320494918925]
  この作業は、超低レイテンシアプリケーションのために、最先端のオブジェクト検出モデルをFPGAデバイスにデプロイする際の課題に対処する。 YOLOアクセラレータにはストリーミングアーキテクチャ設計を採用しており、チップ上で完全なモデルを深くパイプライン化して実装しています。 データフロー方式でYOLOモデルの動作をサポートする新しいハードウェアコンポーネントを導入し、オンチップメモリリソースの制限に対処するために、オフチップメモリバッファリングを導入する。
  論文  参考訳（メタデータ） (2023-09-04T13:15:01Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。