Fugu-MT 論文翻訳(概要): XTC, A Research Platform for Optimizing AI Workload Operators

論文の概要: XTC, A Research Platform for Optimizing AI Workload Operators

arxiv url: http://arxiv.org/abs/2512.16512v1
Date: Thu, 18 Dec 2025 13:24:44 GMT
ステータス: 翻訳完了
システム内更新日: 2025-12-19 18:10:32.072021
Title: XTC, A Research Platform for Optimizing AI Workload Operators
Title（参考訳）: AIワークロードオペレータを最適化する研究プラットフォームXTC
Authors: Pompougnac Hugo, Guillon Christophe, Noiry Sylvain, Dutilleul Alban, Iooss Guillaume, Rastello Fabrice,
Abstract要約: 我々は,コンパイラ間のスケジューリングと性能評価を統合するプラットフォームであるXTCを紹介する。共通APIと再現可能な測定フレームワークにより、XTCはポータブルな実験を可能にし、最適化戦略の研究を加速する。
参考スコア（独自算出の注目度）: 0.0
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Achieving high efficiency on AI operators demands precise control over computation and data movement. However, existing scheduling languages are locked into specific compiler ecosystems, preventing fair comparison, reuse, and evaluation across frameworks. No unified interface currently decouples scheduling specification from code generation and measurement. We introduce XTC, a platform that unifies scheduling and performance evaluation across compilers. With its common API and reproducible measurement framework, XTC enables portable experimentation and accelerates research on optimization strategies.
Abstract（参考訳）: AIオペレータの高効率を達成するには、計算とデータ移動を正確に制御する必要がある。しかし、既存のスケジューリング言語は特定のコンパイラエコシステムにロックされており、フレームワーク間の公正な比較、再利用、評価を防いでいる。現在、統一されたインターフェースは、スケジューリング仕様をコード生成と測定から切り離している。我々は,コンパイラ間のスケジューリングと性能評価を統合するプラットフォームであるXTCを紹介する。共通APIと再現可能な測定フレームワークにより、XTCはポータブルな実験を可能にし、最適化戦略の研究を加速する。

関連論文リスト

An LLVM-Based Optimization Pipeline for SPDZ [0.0]
我々はSPDZプロトコルのための概念実証LLVMベースの最適化パイプラインを実装した。フロントエンドは軽量なプライバシアノテーションを備えたCのサブセットを受け入れ、LLVM IRに格下げします。我々のバックエンドは、最適化されたIR上でデータフローと制御フローの分析を行い、ノンブロッキングランタイムスケジューラを駆動します。
論文参考訳（メタデータ） (2025-12-11T20:53:35Z)
Understanding Accelerator Compilers via Performance Profiling [1.1841612917872066]
アクセラレータ設計言語(ADL)は、ハードウェアユニットにコンパイルされるハイレベル言語である。 Petalは、コンパイラの判断がパフォーマンスにどのように影響するかを理解するための、サイクルレベルのツールです。その結果,Petalのサイクルレベルのプロファイルは,既存の設計における性能問題を特定することができることがわかった。
論文参考訳（メタデータ） (2025-11-24T22:40:11Z)
Metrics and evaluations for computational and sustainable AI efficiency [26.52588349722099]
現在のアプローチでは全体像の提供に失敗し、システムの比較と最適化が難しい。本稿では,計算および環境メトリクスを統合するAIモデル推論のための統一的再現可能な方法論を提案する。本フレームワークは, 遅延を系統的に測定し, スループット, エネルギー消費, 位置調整二酸化炭素排出量を計測することにより, 実用的で炭素を意識した評価を行う。
論文参考訳（メタデータ） (2025-10-18T03:30:15Z)
Leveraging Neural Graph Compilers in Machine Learning Research for Edge-Cloud Systems [5.241450170761232]
この研究は、異種ハードウェアプラットフォーム間でのニューラルネットワークグラフコンパイラの包括的な評価を示す。系統解析により,グラフコンパイラは,ニューラルネットワークとバッチサイズの両方に依存する性能パターンを示すことがわかった。バッチサイズが大きくなるにつれて、パフォーマンスの摩擦を軽減するコンパイラの能力を定量化する新しいメトリクスを導入します。
論文参考訳（メタデータ） (2025-04-28T19:02:16Z)
CompilerDream: Learning a Compiler World Model for General Code Optimization [58.87557583347996]
汎用コード最適化のためのモデルベース強化学習手法であるCompilerDreamを紹介する。最適化パスの固有の特性を正確にシミュレートするコンパイラの世界モデルと、このモデルで訓練されたエージェントから、効率的な最適化戦略を生成する。さまざまなデータセットを網羅し、LLVMのビルトイン最適化や、値予測とエンドツーエンドコード最適化の両方の設定における最先端メソッドを超越している。
論文参考訳（メタデータ） (2024-04-24T09:20:33Z)
Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文参考訳（メタデータ） (2023-04-25T05:04:44Z)
Learning Performance-Improving Code Edits [107.21538852090208]
本稿では,大規模言語モデル(LLM)を高レベルプログラム最適化に適用するためのフレームワークを提案する。まず、競争力のある77,000以上のC++プログラミングサブミッションペアによる、人間のプログラマによるパフォーマンス改善編集のデータセットをキュレートする。提案手法は,検索をベースとした少数ショットプロンプトとチェーン・オブ・シンクレットを提案し,その微調整には,自己再生に基づく性能条件付き生成と合成データ拡張が含まれる。
論文参考訳（メタデータ） (2023-02-15T18:59:21Z)
Robust Scheduling with GFlowNets [6.6908747077585105]
本稿では,新しいGFlowNet手法を用いて,プロキシメトリックに比例してサンプリングすることでスケジューリングを行う手法を提案する。本稿では,提案したスケジュールの多様性と良さのトレードオフを推論時に制御する手法を提案する。
論文参考訳（メタデータ） (2023-01-17T18:59:15Z)
Towards Optimal VPU Compiler Cost Modeling by using Neural Networks to Infer Hardware Performances [58.720142291102135]
VPUNN"は低レベルのタスクプロファイリングに基づいてトレーニングされたニューラルネットワークベースのコストモデルである。これは、IntelのVPUプロセッサのラインにおける最先端のコストモデリングよりも一貫して優れている。
論文参考訳（メタデータ） (2022-05-09T22:48:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。