論文の概要: OSIRIS: Bridging Analog Circuit Design and Machine Learning with Scalable Dataset Generation

• arxiv url: http://arxiv.org/abs/2601.19439v1
• Date: Tue, 27 Jan 2026 10:18:46 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-28 15:26:51.28215
• Title: OSIRIS: Bridging Analog Circuit Design and Machine Learning with Scalable Dataset Generation
• Title（参考訳）: OSIRIS: スケーラブルデータセット生成によるアナログ回路設計と機械学習
• Authors: Giuseppe Chiari, Michele Piccoli, Davide Zoni,
• Abstract要約: アナログIC設計のためのデータセット生成パイプラインOSIRISを提案する。 OSIRISは、包括的なパフォーマンスメトリクスとメタデータを生成する。 我々はOSIRISで生成された87,100の回路変動からなるデータセットをリリースする。
• 参考スコア（独自算出の注目度）: 1.6249267147413524
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The automation of analog integrated circuit (IC) design remains a longstanding challenge, primarily due to the intricate interdependencies among physical layout, parasitic effects, and circuit-level performance. These interactions impose complex constraints that are difficult to accurately capture and optimize using conventional design methodologies. Although recent advances in machine learning (ML) have shown promise in automating specific stages of the analog design flow, the development of holistic, end-to-end frameworks that integrate these stages and iteratively refine layouts using post-layout, parasitic-aware performance feedback is still in its early stages. Furthermore, progress in this direction is hindered by the limited availability of open, high-quality datasets tailored to the analog domain, restricting both the benchmarking and the generalizability of ML-based techniques. To address these limitations, we present OSIRIS, a scalable dataset generation pipeline for analog IC design. OSIRIS systematically explores the design space of analog circuits while producing comprehensive performance metrics and metadata, thereby enabling ML-driven research in electronic design automation (EDA). In addition, we release a dataset consisting of 87,100 circuit variations generated with OSIRIS, accompanied by a reinforcement learning (RL)-based baseline method that exploits OSIRIS for analog design optimization.
• Abstract（参考訳）: アナログ集積回路(IC)設計の自動化は、物理的レイアウト、寄生的効果、回路レベルの性能の複雑な相互依存性のために、長年にわたる課題である。 これらの相互作用は、従来の設計手法を用いて正確に把握し最適化することが難しい複雑な制約を課す。 機械学習(ML)の最近の進歩は、アナログ設計フローの特定のステージを自動化することを約束しているが、これらのステージを統合してレイアウトを反復的に洗練する包括的なエンドツーエンドフレームワークの開発は、まだ初期段階にある。 さらに、この方向の進歩は、アナログドメインに合わせたオープンで高品質なデータセットの可用性の制限によって妨げられ、ベンチマークとMLベースのテクニックの一般化性の両方が制限される。 これらの制約に対処するため、アナログIC設計のためのスケーラブルなデータセット生成パイプラインOSIRISを提案する。 OSIRISは、アナログ回路の設計空間を体系的に探求し、総合的なパフォーマンス指標とメタデータを生成して、MLによる電子設計自動化(EDA)の研究を可能にする。 さらに、OSIRISで生成された87,100の回路変動からなるデータセットを、アナログ設計最適化のためにOSIRISを利用する強化学習(RL)ベースのベースライン法と共にリリースする。

関連論文リスト

• AstRL: Analog and Mixed-Signal Circuit Synthesis with Deep Reinforcement Learning [0.8633481456093186]
  本研究は、グラフ生成問題として回路設計をキャストし、深部強化学習(AstRL)により駆動されるAMS合成の新しい手法を提案する。 AstRLは、シミュレータ組み込み環境において、ユーザー特定ターゲットに対して直接最適化された回路を生成し、トレーニング中に地道フィードバックを提供する。 3つの現実的な設計課題に対する実験結果は、最先端のベースラインよりも従来の設計指標を大幅に改善したことを示している。
  論文  参考訳（メタデータ） (2026-02-12T20:52:39Z)
• Unlocking Symbol-Level Precoding Efficiency Through Tensor Equivariant Neural Network [84.22115118596741]
  シンボルレベルのプリコーディングにおいて,推論の複雑さの低いエンドツーエンドディープラーニング(DL)フレームワークを提案する。 提案手法は,従来の手法よりも約80倍の高速化を実現しつつ,SLPの大幅な性能向上を達成できることを示す。
  論文  参考訳（メタデータ） (2025-10-02T15:15:50Z)
• AnalogCoder-Pro: Unifying Analog Circuit Generation and Optimization via Multi-modal LLMs [40.14708895187017]
  本稿では,多モーダル大規模言語モデル(LLM)フレームワークであるAnalogCoder-Proについて述べる。 このフレームワークは、シミュレーションエラーメッセージと波形画像を使って自動で設計エラーを補正するマルチモーダルな診断・修復フィードバックループを備えている。 13種類の回路を網羅したベンチマークスイートで、AnalogCoder-Proは28個の回路を設計し、既存のLCMベースの手法よりも一貫して性能を向上した。
  論文  参考訳（メタデータ） (2025-08-04T15:25:48Z)
• AUTOCIRCUIT-RL: Reinforcement Learning-Driven LLM for Automated Circuit Topology Generation [6.2730802180534155]
  AUTOCIRCUIT-RLは、アナログ回路の自動合成のための新しい強化学習ベースのフレームワークである。 有効回路は12%増加し、最高のベースラインに比べて効率が14%向上する。 トレーニングデータに制限のある有効な回路で60%以上の成功を達成し、強力な一般化を示す。
  論文  参考訳（メタデータ） (2025-06-03T17:54:30Z)
• Data Scaling Laws for End-to-End Autonomous Driving [83.85463296830743]
  16時間から8192時間に及ぶ内部駆動データセット上での簡易エンド・ツー・エンド駆動アーキテクチャの性能評価を行った。 具体的には、目標の性能向上を達成するために、どの程度のトレーニングデータが必要かを調査する。
  論文  参考訳（メタデータ） (2025-04-06T03:23:48Z)
• A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
  ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。 得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
  論文  参考訳（メタデータ） (2024-09-23T11:16:46Z)
• Logic Synthesis Optimization with Predictive Self-Supervision via Causal Transformers [19.13500546022262]
  LSOformerは、自動回帰トランスフォーマーモデルと予測SSLを利用して、結果の質の軌道(QoR)を予測する新しいアプローチである。 LSOformerは、クロスアテンションモジュールを統合して、回路グラフと最適化シーケンスからの洞察をマージし、QoRメトリクスの予測精度を向上させる。
  論文  参考訳（メタデータ） (2024-09-16T18:45:07Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• End-to-End Meta-Bayesian Optimisation with Transformer Neural Processes [52.818579746354665]
  本稿では,ニューラルネットワークを一般化し,トランスフォーマーアーキテクチャを用いて獲得関数を学習する,エンド・ツー・エンドの差別化可能な最初のメタBOフレームワークを提案する。 我々は、この強化学習(RL)によるエンドツーエンドのフレームワークを、ラベル付き取得データの欠如に対処できるようにします。
  論文  参考訳（メタデータ） (2023-05-25T10:58:46Z)
• Model-based Deep Learning Receiver Design for Rate-Splitting Multiple Access [65.21117658030235]
  本研究では,モデルベース深層学習(MBDL)に基づく実用的なRSMA受信機の設計を提案する。 MBDL受信機は、符号なしシンボル誤り率(SER)、リンクレベルシミュレーション(LLS)によるスループット性能、平均トレーニングオーバーヘッドの観点から評価される。 その結果,MBDLはCSIRが不完全なSIC受信機よりも優れていた。
  論文  参考訳（メタデータ） (2022-05-02T12:23:55Z)
• Analog/Mixed-Signal Circuit Synthesis Enabled by the Advancements of Circuit Architectures and Machine Learning Algorithms [0.0]
  我々は、ニューラルネットワークに基づくサロゲートモデルを用いて、回路設計パラメータの探索とレイアウトの反復を高速化する。 最後に、AMS回路のいくつかの例を、仕様からシリコンプロトタイプまで迅速に合成し、人間の介入を大幅に削減する。
  論文  参考訳（メタデータ） (2021-12-15T01:47:08Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。