論文の概要: RTLocating: Intent-aware RTL Localization for Hardware Design Iteration

• arxiv url: http://arxiv.org/abs/2603.00434v1
• Date: Sat, 28 Feb 2026 03:27:36 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-03 19:50:56.191041
• Title: RTLocating: Intent-aware RTL Localization for Hardware Design Iteration
• Title（参考訳）: RTLocating: ハードウェア設計イテレーションのためのインテント対応RTLローカライゼーション
• Authors: Changwen Xing, Yanfeng Lu, Lei Qi, Chenxu Niu, Jie Li, Xi Wang, Yong Chen, Jun Yang,
• Abstract要約: 産業用チップの開発は本質的に反復的であり、RTLをスクラッチから書き換えるよりも、ローカライズされたインテント駆動の更新を好む。 我々は、自然言語変更要求を影響を受けるレジスタ転送レベル(RTL)構文ブロックにマッピングする多値問題である$$Spec-to-RTLローカライゼーションを形式化する。 本稿では,RTLローカライゼーションフレームワークであるRTLocatingを提案する。
• 参考スコア（独自算出の注目度）: 22.18737309764271
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Industrial chip development is inherently iterative, favoring localized, intent-driven updates over rewriting RTL from scratch. Yet most LLM-Aided Hardware Design (LAD) work focuses on one-shot synthesis, leaving this workflow underexplored. To bridge this gap, we for the first time formalize $Δ$Spec-to-RTL localization, a multi-positive problem mapping natural language change requests ($Δ$Spec) to the affected Register Transfer Level (RTL) syntactic blocks. We propose RTLocating, an intent-aware RTL localization framework, featuring a dynamic router that adaptively fuses complementary views from a textual semantic encoder, a local structural encoder, and a global interaction and dependency encoder (GLIDE). To enable scalable supervision, we introduce EvoRTL-Bench, the first industrial-scale benchmark for intent-code alignment derived from OpenTitan's Git history, comprising 1,905 validated requests and 13,583 $Δ$Spec-RTL block pairs. On EvoRTL-Bench, RTLocating achieves 0.568 MRR and 15.08% R@1, outperforming the strongest baseline by +22.9% and +67.0%, respectively, establishing a new state-of-the-art for intent-driven localization in evolving hardware designs.
• Abstract（参考訳）: 産業用チップの開発は本質的に反復的であり、RTLをスクラッチから書き換えるよりも、ローカライズされたインテント駆動の更新を好む。 しかし、LLM-Aided Hardware Design (LAD)のほとんどの研究はワンショット合成に重点を置いており、このワークフローは過小評価されている。 このギャップを埋めるために、我々は最初に$Δ$Spec-to-RTLローカライゼーションを公式化した。 本稿では,テキストセマンティックエンコーダ,ローカル構造エンコーダ,グローバルインタラクションおよび依存性エンコーダ(GLIDE)からの補完的なビューを適応的に融合する動的ルータを特徴とする,インテント対応RTLローカライゼーションフレームワークであるRTLocatingを提案する。 スケーラブルな監視を実現するために,OpenTitanのGit履歴から派生した,最初の産業規模のインテントコードアライメントベンチマークであるEvoRTL-Benchを紹介した。 EvoRTL-Bench では、RTLocating は0.568 MRR と 15.08% R@1 を達成し、ハードウエア設計における意図駆動のローカライゼーションのための新しい最先端技術を確立した。

関連論文リスト

• $\ abla$-Reasoner: LLM Reasoning via Test-Time Gradient Descent in Latent Space [71.23672814629448]
  $nabla$-Reasonerは、トークンログに対する差別化可能な最適化をデコードループに統合する反復生成フレームワークである。 $nabla$-Reasonerは、挑戦的な数学的推論ベンチマークで20%以上の精度の向上を実現している。
  論文  参考訳（メタデータ） (2026-03-05T08:42:54Z)
• Hardware Co-Design Scaling Laws via Roofline Modelling for On-Device LLMs [49.99513618431772]
  本稿では,モデル精度と推論性能を捉えるハードウェア共同設計法を提案する。 我々はNVIDIA Jetson Orin上で1,942の候補アーキテクチャを実証的に評価した。 我々のアーキテクチャはWikiText-2で19.42%低いパープレキシティを実現している。
  論文  参考訳（メタデータ） (2026-02-10T23:51:00Z)
• ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs [12.204779627626273]
  ACE-RTLは170万のRTLサンプルの大規模なデータセットに基づいて訓練されたRTL特化LDMを統合している。 Comprehensive Verilog Design Problems (CVDP)ベンチマークでは、ACE-RTLは14の競争基準よりも44.87%のパスレート改善を達成した。
  論文  参考訳（メタデータ） (2026-02-10T19:09:13Z)
• EARL: Entropy-Aware RL Alignment of LLMs for Reliable RTL Code Generation [7.512194032034432]
  Reinforcement Learning with Verifiable Rewards (RLVR)は、モデル能力と実世界のRTL設計のギャップを埋める、有望なアプローチを提供する。 We present EARL, a Entropy-Aware Reinforcement Learning framework for Verilog generation。
  論文  参考訳（メタデータ） (2025-11-15T05:00:07Z)
• RelayFormer: A Unified Local-Global Attention Framework for Scalable Image and Video Manipulation Localization [50.75654397516163]
  様々な解像度とモダリティに対応する統一フレームワークであるRelayFormerを提案する。 RelayFormerは、入力を固定サイズのサブイメージに分割し、Global-Local Relay(GLR)トークンを導入する。 これにより、セマンティックや時間的一貫性などのグローバルなキューを効率よく交換でき、きめ細かいアーティファクトを保存できる。
  論文  参考訳（メタデータ） (2025-08-13T03:35:28Z)
• DecoRTL: A Run-time Decoding Framework for RTL Code Generation with LLMs [0.0]
  大規模言語モデル (LLM) は構造的あいまいさや意味的複雑さの領域において信頼性が低いことを示す。 本稿では,新しい実行時デコーディング戦略であるDecoRTLを紹介する。 私たちのアプローチは、追加のモデル微調整を必要とせずに、完全に推論時に動作します。
  論文  参考訳（メタデータ） (2025-07-03T01:17:44Z)
• QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation [51.393569044134445]
  大きな言語モデル(LLM)は、強化学習と検証可能な報酬(RLVR)によって訓練され、明示的で自動化可能な検証を伴うタスクにおいてブレークスルーを達成した。 しかし、自然言語(NL)仕様からVerilogのようなハードウェア記述言語(HDL)を自動的に生成するRLVRの拡張には、3つの大きな課題がある。 本稿では,Verilog 生成 LLM をトレーニングするための RLVR フレームワークである CodeV-R1 を紹介する。
  論文  参考訳（メタデータ） (2025-05-30T03:51:06Z)
• RTLRepoCoder: Repository-Level RTL Code Completion through the Combination of Fine-Tuning and Retrieval Augmentation [6.428086269916113]
  RTLRepoCoderは,レポジトリレベルのVerilogコード補完のために,特定の微調整および検索型拡張生成(RAG)を組み込んだ画期的なソリューションである。 提案手法は,GPT-4 および高度なドメイン固有 LLM の編集類似性および実行一致率を大幅に上回る,公開ベンチマークにおける最先端性能を実現する。
  論文  参考訳（メタデータ） (2025-04-11T09:04:50Z)
• MAGE: A Multi-Agent Engine for Automated RTL Code Generation [5.899673582879575]
  MAGEは、堅牢で正確なVerilog RTLコード生成のために設計された、最初のオープンソースのマルチエージェントAIシステムである。 MAGE は VerilogEval-Human 2 ベンチマークで 95.7% の構文的および機能的正当性コード生成を実現している。
  論文  参考訳（メタデータ） (2024-12-10T21:53:55Z)
• OriGen:Enhancing RTL Code Generation with Code-to-Code Augmentation and Self-Reflection [54.775409528658486]
  OriGenは、セルフリフレクション機能と新しいデータセット拡張方法論を組み込んだ、完全なオープンソースフレームワークである。 このアプローチでは,オープンソースのRTLコードデータセットの品質向上のために,コード-コード拡張技術を採用している。
  論文  参考訳（メタデータ） (2024-07-23T07:22:25Z)
• LCS: A Language Converter Strategy for Zero-Shot Neural Machine Translation [84.38105530043741]
  我々は,Language Converter Strategy (LCS) という,シンプルだが効果的な戦略を提案する。 ターゲット言語をトップエンコーダ層に埋め込むことで、LCSはエンコーダの混乱を緩和し、デコーダの安定した言語表示を保証する。 MultiUN、TED、OPUS-100データセットの実験結果は、LCSがターゲット外の問題を著しく軽減できることを示している。
  論文  参考訳（メタデータ） (2024-06-05T02:52:17Z)
• Token-Level Serialized Output Training for Joint Streaming ASR and ST Leveraging Textual Alignments [49.38965743465124]
  本稿では,単一デコーダを用いて自動音声認識(ASR)と音声翻訳(ST)出力を共同生成するストリーミングトランスデューサを提案する。 単言語および多言語設定の実験は、我々のアプローチが最高の品質とレイテンシのバランスを達成することを示す。
  論文  参考訳（メタデータ） (2023-07-07T02:26:18Z)
• LegoNN: Building Modular Encoder-Decoder Models [117.47858131603112]
  最先端のエンコーダ・デコーダモデルは、原子単位として構築され、訓練されたエンドツーエンドである。 モデルのどのコンポーネントも他のコンポーネントなしでは(再)使用できないため、部品の共有は不可能です。 LegoNNは、エンコーダ-デコーダアーキテクチャを、微調整を必要とせずに、その部品を他のタスクに適用できる方法で構築する手順である。
  論文  参考訳（メタデータ） (2022-06-07T14:08:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。