論文の概要: Performance Testing of ChaCha20-Poly1305 for Internet of Things and Industrial Control System devices
- arxiv url: http://arxiv.org/abs/2603.19150v1
- Date: Thu, 19 Mar 2026 17:07:17 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-03-20 17:19:06.288892
- Title: Performance Testing of ChaCha20-Poly1305 for Internet of Things and Industrial Control System devices
- Title（参考訳）: モノのインターネットと産業制御装置のためのChaCha20-Poly1305の性能試験
- Authors: Kristján Orri Ragnarsson, Jacky Mallett,
- Abstract要約: そこで我々は,ChaCha20-Poly1305を用いて,低コストエッジデバイスの通信サイクルに暗号化を加えるための時間コストを測定した。
最悪の場合、暗号化サイクルはGooseのレイテンシ要求の7.1%未満、Raspberry PI 4とIntel N95 Mini PCのIEC-60834-1では3%未満であった。
- 参考スコア（独自算出の注目度）: 0.3867363075280543
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: Industrial Control Systems (ICS), and many simple Internet of Things (IoT) devices, commonly communicate using unencrypted or unauthenticated protocols. For ICS this is an historical carryover since the introduction of these systems predated practical lightweight cryptography. As the processing power of small devices has grown exponentially at the same time as new, more efficient encryption algorithms have become available, end device encryption of communication protocols is becoming much more practical, but is still not widely used with ICS protocols such as Modbus and IEC61850 (GOOSE) which have tight requirements for both latency and variance. Newer micro-processors can also present challenges both to measurement and use, since features such as dynamic frequency scaling can significantly impact performance measurements. In this paper, we measured the time cost of adding encryption into the communication cycle of low-cost edge devices using ChaCha20-Poly1305, and show that in the worst case the encryption cycle took less than 7.1 percent of the latency requirements of Goose, and less than 3% for IEC-60834-1 on Raspberry PI 4, and an Intel N95 Mini PC, which is well within the specified latency requirements for these protocols.
- Abstract（参考訳）: 産業制御システム(ICS)や多くの単純なIoTデバイスは、暗号化されていないプロトコルや認証されていないプロトコルを使って通信する。
ICSにとってこれは、これらのシステムが導入されてから、実用的な軽量暗号が導入されて以来、歴史的に受け継がれている。
小型デバイスの処理能力は、新しいより効率的な暗号化アルゴリズムが利用可能になると同時に指数関数的に増大しているため、通信プロトコルのエンドデバイス暗号化はより実用的になっているが、レイテンシと分散の両方に厳しい要件があるModbusやIEC61850 (GOOSE)のようなICSプロトコルでは、いまだ広く使われていない。
動的周波数スケーリングのような特徴が性能測定に大きな影響を及ぼす可能性があるため、新しいマイクロプロセッサは測定と使用の両方に課題を示すこともできる。
本稿では,ChaCha20-Poly1305を用いた低コストエッジデバイスの通信サイクルに暗号化を加えるための時間コストを測定し,最悪の場合,暗号サイクルがGoseのレイテンシ要求の7.1%以下であり,Raspberry PI 4ではIEC-60834-1が3%以下であり,Intel N95 Mini PCはこれらのプロトコルの特定のレイテンシ要求の範囲内であることを示した。
関連論文リスト
- Quantum Encryption Resilience Score (QERS) for MQTT, HTTP, and HTTPS under Post-Quantum Cryptography in Computer, IoT, and IIoT Systems [0.0]
本稿では,Quantum Encryption Score(PQC)の下で動作しているクライアント,HTTP,HTTPS通信プロトコルに適用したQuantum Resilience Score(QERS)の実験的検討を行った。
提案されたフレームワークは、PQC対応IoTおよびインダストリアルIoTデプロイメントのプロトコル選択とマイグレーション計画をサポートする。
論文 参考訳（メタデータ） (2026-01-19T22:09:21Z) - A Neural Network-Based Real-time Casing Collar Recognition System for Downhole Instruments [9.060339736396786]
資源制約のあるARM Cortex-M7マイクロプロセッサ向けに最適化された軽量な"Collar Recognition Nets"(CRN)を導入する。
CRNは計算複雑性を8,208MACに減らし、F1スコアは0.972を維持した。
ハードウェア検証では、平均レイテンシは343.2秒である。
論文 参考訳（メタデータ） (2025-12-28T12:19:36Z) - RockNet: Distributed Learning on Ultra-Low-Power Devices [49.01692357536576]
本稿では,超低消費電力ハードウェアに適した新しいTinyML法であるRockNetを提案する。
CPSは複数のデバイスで構成されているため,機械学習と無線通信を統合した分散学習手法を設計する。
この結果から,分散ML,分散コンピューティング,通信の緊密な統合により,最先端の精度で超低消費電力ハードウェアのトレーニングが可能となった。
論文 参考訳（メタデータ） (2025-10-15T09:09:30Z) - Evaluating Post-Quantum Cryptographic Algorithms on Resource-Constrained Devices [1.571445233233759]
本稿では、リソース制約のあるデバイスにポスト量子暗号(PQC)アルゴリズムをデプロイする可能性について検討する。
Raspberry Piデバイスで構築された軽量IoTプラットフォーム上に,3つのPQCアルゴリズム – BIKE,CRYSTALS-Kyber,HQC – を実装しています。
論文 参考訳（メタデータ） (2025-07-11T05:03:19Z) - Demonstration of Quantum-Secure Communications in a Nuclear Reactor [0.34975755266458003]
量子鍵分散(QKD)は、初めて無条件で安全な遠隔通信を約束する。
この研究は、将来のデジタル駆動型原子炉技術のための量子ベースの安全な遠隔通信の可能性を示している。
論文 参考訳（メタデータ） (2025-05-23T05:54:56Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - MAPLE: Microprocessor A Priori for Latency Estimation [81.91509153539566]
現代のディープニューラルネットワークは、低レイテンシとエネルギー消費を示しながら最先端の精度を示す必要がある。
評価されたアーキテクチャのレイテンシの測定は、NASプロセスにかなりの時間を加えます。
転送学習やドメイン適応に依存しない推定用マイクロプロセッサAプライオリティを提案する。
論文 参考訳（メタデータ） (2021-11-30T03:52:15Z) - Near-chip Dynamic Vision Filtering for Low-Bandwidth Pedestrian
Detection [99.94079901071163]
本稿では、ダイナミックビジョンセンサ(DVS)を用いた歩行者検出のための新しいエンドツーエンドシステムを提案する。
我々は、複数のセンサがローカル処理ユニットにデータを送信し、検出アルゴリズムを実行するアプリケーションをターゲットにしている。
我々の検出器は450ミリ秒毎に検出を行うことができ、総合的なテストF1スコアは83%である。
論文 参考訳（メタデータ） (2020-04-03T17:36:26Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。