論文の概要: TorR: Towards Brain-Inspired Task-Oriented Reasoning via Cache-Oriented Algorithm-Architecture Co-design

• arxiv url: http://arxiv.org/abs/2603.22855v1
• Date: Tue, 24 Mar 2026 06:50:32 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-25 19:53:37.341539
• Title: TorR: Towards Brain-Inspired Task-Oriented Reasoning via Cache-Oriented Algorithm-Architecture Co-design
• Title（参考訳）: TorR: キャッシュ指向アルゴリズムアーキテクチャ共設計によるブレインインスパイアされたタスク指向推論を目指して
• Authors: Hyunwoo Oh, SungHeon Jeong, Suyeon Jang, Hanning Chen, Sanggeon Yun, Tamoghno Das, Mohsen Imani,
• Abstract要約: CLIP上のタスク指向オブジェクト検出は、オープンボキャブラリ、プロンプト駆動型セマンティクス、ウィンドウごとの高密度な計算、重メモリトラフィックにより、リアルタイムで電力制限のあるエッジデプロイメントを妨げている。 EmphTorRは脳にインスパイアされたtextbfalgorithm-architecture の共設計で,CLIP スタイルの高次アライメントを高次元(HDC)アソシエーション推論器に置き換え,時間的コヒーレンスを再利用する。
• 参考スコア（独自算出の注目度）: 8.718677293812712
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Task-oriented object detection (TOOD) atop CLIP offers open-vocabulary, prompt-driven semantics, yet dense per-window computation and heavy memory traffic hinder real-time, power-limited edge deployment. We present \emph{TorR}, a brain-inspired \textbf{algorithm--architecture co-design} that \textbf{replaces CLIP-style dense alignment with a hyperdimensional (HDC) associative reasoner} and turns temporal coherence into reuse. On the \emph{algorithm} side, TorR reformulates alignment as HDC similarity and graph composition, introducing \emph{partial-similarity reuse} via (i) query caching with per-class score accumulation, (ii) exact $δ$-updates when only a small set of hypervector bits change, and (iii) similarity/load-gated bypass under high system load. On the \emph{architecture} side, TorR instantiates a lane-scalable, bit-sliced item memory with bank/precision gating and a lightweight controller that schedules bypass/$δ$/full paths to meet RT-30/RT-60 targets as object counts vary. Synthesized in a TSMC 28\,nm process and exercised with a cycle-accurate simulator, TorR sustains real-time throughput with millijoule-scale energy per window ($\approx$50\,mJ at 60\,FPS; $\approx$113\,mJ at 30\,FPS) and low latency jitter, while delivering competitive AP@0.5 across five task prompts (mean 44.27\%) within a bounded margin to strong VLM baselines, but at orders-of-magnitude lower energy. The design exposes deployment-time configurability (effective dimension $D'$, thresholds, precision) to trade accuracy, latency, and energy for edge budgets.
• Abstract（参考訳）: CLIPの上のタスク指向オブジェクト検出(TOOD)は、オープンボキャブラリ、プロンプト駆動型セマンティクスを提供するが、ウィンドウごとの計算が密集し、メモリトラフィックが重いため、リアルタイムで電力制限のあるエッジデプロイメントを妨げている。 我々は、脳にインスパイアされた \textbf{algorithm--architecture co-design} である \emph{TorR} を提示する。 \emph{algorithm} 側では、TorR は HDC 類似性とグラフ組成としてアライメントを再構成し、 \emph{partial-similarity reuse} を経由する。 (i)クラス毎のスコアの蓄積によるクエリキャッシュ。 (ii)少数のハイパーベクタービットが変化した場合の正確な$δ$-updates 三 システム負荷が高い場合の類似性/負荷ゲートバイパス emph{architecture} 側では、TorR はレーンスケーラブルでビットスライスされたアイテムメモリをバンク/精度ゲーティングでインスタンス化し、オブジェクト数が変化するにつれて、 bypass/$δ$/full パスを RT-30/RT-60 ターゲットに合わせるための軽量コントローラを起動する。 TSMC 28\,nmプロセスで合成され、サイクル精度のシミュレータで実行され、TorRは1ウィンドウあたりミリジュール規模のエネルギー(60\,FPS; $\approx$113\,mJ at 30\,FPS; $\approx$113\,mJ at 30\,FPS)と低遅延ジッタでリアルタイムスループットを維持する。 この設計では、エッジ予算の正確性、レイテンシ、エネルギを交換するために、デプロイメント時の設定性(有効次元$D’$、しきい値、精度)を公開している。

関連論文リスト

• LoGeR: Long-Context Geometric Reconstruction with Hybrid Memory [97.14005794889134]
  提案するLoGeRは,高密度な3次元再構成を,後最適化なしで極めて長いシーケンスに拡張する新しいアーキテクチャである。 LoGeRはビデオストリームをチャンクで処理し、高忠実度なチャンク内推論に強力な双方向の事前処理を活用する。 このメモリアーキテクチャにより、LoGeRは128フレームのシーケンスでトレーニングでき、推論中に数千フレームまで一般化できる。
  論文  参考訳（メタデータ） (2026-03-03T18:55:37Z)
• Vec-QMDP: Vectorized POMDP Planning on CPUs for Real-Time Autonomous Driving [8.933077584568268]
  本稿では, POMDP 探索と最新の CPU SIMD アーキテクチャを協調する CPU 並列プランナ Vec-QMDP を提案する。 Vec-QMDPは、最先端のシリアルプランナーよりも227Times$-1073timesのスピードアップを達成した。
  論文  参考訳（メタデータ） (2026-02-09T07:15:19Z)
• Time Is All It Takes: Spike-Retiming Attacks on Event-Driven Spiking Neural Networks [87.16809558673403]
  スパイキングニューラルネットワーク(SNN)は離散スパイクで計算し、時間構造を利用する。 イベント駆動SNNにおけるスパイク数と振幅を保存しながら、既存のスパイクを繰り返すタイミングのみの敵について検討する。
  論文  参考訳（メタデータ） (2026-02-03T09:06:53Z)
• QUILL: An Algorithm-Architecture Co-Design for Cache-Local Deformable Attention [12.542462936966844]
  QUILLはスケジュール対応のアクセラレータで、変形可能な注意をキャッシュフレンドリでシングルパスの作業に変換する。 融合したMSDeformAttnエンジンは、中間体をこぼすことなく1回のパスで、ソフトマックス、アグリゲーション、最終的なプロジェクション(W'm)を実行する。
  論文  参考訳（メタデータ） (2025-11-17T18:34:04Z)
• Why Should the Server Do It All?: A Scalable, Versatile, and Model-Agnostic Framework for Server-Light DNN Inference over Massively Distributed Clients via Training-Free Intermediate Feature Compression [6.932768187544348]
  スプリットコンピューティングにおける通信負荷とサーバ負荷の両方を削減するためにIFを圧縮する、リトレーニングフリーでアーキテクチャに依存しないフレームワークであるSLICERを紹介した。 標準的なビジョンとLLMワークロード全体にわたって、SLICERはアップリンクボリュームを最大10倍、サーバGPU時間を最大4.4倍削減する。
  論文  参考訳（メタデータ） (2025-11-03T08:44:13Z)
• Speedy MASt3R [68.47052557089631]
  MASt3Rは、DUSt3Rを活用して高速な相互マッチング方式を導入することで、画像マッチングを3Dタスクとして再定義する。 高速MASt3Rは、精度を犠牲にすることなく、推論時間(画像ペアあたり198msから91ms)を54%削減する。 この進歩により、リアルタイムな3D理解が可能になり、複合現実ナビゲーションや大規模3Dシーン再構築といったアプリケーションに恩恵をもたらす。
  論文  参考訳（メタデータ） (2025-03-13T03:56:22Z)
• HyperZ$\cdot$Z$\cdot$W Operator Connects Slow-Fast Networks for Full Context Interaction [0.0]
  自己注意機構は、ドット製品ベースのアクティベーションを通じてプログラムされた大きな暗黙の重み行列を利用して、訓練可能なパラメータがほとんどないため、長いシーケンスモデリングを可能にする。 本稿では,ネットワークの各層におけるコンテキストの完全な相互作用を実現するために,大きな暗黙のカーネルを用いて残差学習を破棄する可能性について検討する。 このモデルにはいくつかの革新的なコンポーネントが組み込まれており、遅いネットワークを更新するための局所的なフィードバックエラー、安定なゼロ平均機能、より高速なトレーニング収束、より少ないモデルパラメータなど、優れた特性を示している。
  論文  参考訳（メタデータ） (2024-01-31T15:57:21Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• VersaGNN: a Versatile accelerator for Graph neural networks [81.1667080640009]
  我々は,超効率的なサイストリックアレイベースの多用途ハードウェアアクセラレータである textitVersaGNN を提案する。 textitVersaGNNは平均3712$times$ speedup with 1301.25$times$ energy reduction on CPU、35.4$times$ speedup with 17.66$times$ energy reduction on GPUを達成している。
  論文  参考訳（メタデータ） (2021-05-04T04:10:48Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。