論文の概要: ChatSVA: Bridging SVA Generation for Hardware Verification via Task-Specific LLMs

• arxiv url: http://arxiv.org/abs/2604.02811v1
• Date: Fri, 03 Apr 2026 07:24:14 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-06 17:20:24.371773
• Title: ChatSVA: Bridging SVA Generation for Hardware Verification via Task-Specific LLMs
• Title（参考訳）: ChatSVA:タスク特化LDMによるハードウェア検証のためのブリッジングSVA生成
• Authors: Lik Tung Fu, Jie Zhou, Shaokai Ren, Mengli Zhang, Jia Xiong, Hugo Jiang, Nan Guan, Xi Wang, Jun Yang,
• Abstract要約: ChatSVAはマルチエージェントフレームワーク上に構築されたエンドツーエンドのSVA生成システムである。 ChatSVAは98.66%の構文と96.12%の関数パス率を実現し、82.50%の関数カバレッジを持つ設計で139.5のSVAを生成する。
• 参考スコア（独自算出の注目度）: 18.11050410132083
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Functional verification consumes over 50% of the IC development lifecycle, where SystemVerilog Assertions (SVAs) are indispensable for formal property verification and enhanced simulation-based debugging. However, manual SVA authoring is labor-intensive and error-prone. While Large Language Models (LLMs) show promise, their direct deployment is hindered by low functional accuracy and a severe scarcity of domain-specific data. To address these challenges, we introduce ChatSVA, an end-to-end SVA generation system built upon a multi-agent framework. At its core, the AgentBridge platform enables this multi-agent approach by systematically generating high-purity datasets, overcoming the data scarcity inherent to few-shot scenarios. Evaluated on 24 RTL designs, ChatSVA achieves 98.66% syntax and 96.12% functional pass rates, generating 139.5 SVAs per design with 82.50% function coverage. This represents a 33.3 percentage point improvement in functional correctness and an over 11x enhancement in function coverage compared to the previous state-of-the-art (SOTA). ChatSVA not only sets a new SOTA in automated SVA generation but also establishes a robust framework for solving long-chain reasoning problems in few-shot, domain-specific scenarios. An online service has been publicly released at https://www.nctieda.com/CHATDV.html.
• Abstract（参考訳）: 機能検証はIC開発ライフサイクルの50%以上を消費し、SystemVerilog Assertions (SVAs)は形式的プロパティ検証とシミュレーションベースのデバッグの強化に不可欠である。 しかし、手動SVAオーサリングは労働集約的でエラーを起こしやすい。 LLM(Large Language Models)は、将来性を示すが、その直接的なデプロイメントは、機能的精度の低下と、ドメイン固有のデータの不足によって妨げられている。 これらの課題に対処するために,マルチエージェントフレームワーク上に構築されたエンドツーエンドのSVA生成システムChatSVAを紹介する。 AgentBridgeプラットフォームの中心となるのは、高純度データセットを体系的に生成し、少数のシナリオ固有のデータの不足を克服することで、このマルチエージェントアプローチを可能にすることだ。 24のRTL設計に基づいて評価され、ChatSVAは98.66%の構文と96.12%の関数パス率を達成し、82.50%の関数カバレッジを持つ設計で139.5のSVAを生成する。 これは、機能的正しさが33.3ポイント向上し、以前のSOTA(State-of-the-art)と比較して機能カバレッジが11倍以上向上したことを意味する。 ChatSVAは、自動SVA生成に新しいSOTAをセットするだけでなく、少数のドメイン固有のシナリオで長鎖推論問題を解決するための堅牢なフレームワークも確立している。 オンラインサービスはhttps://www.nctieda.com/CHATDV.htmlで公開されている。

関連論文リスト

• Dynamic analysis enhances issue resolution [53.50448142467294]
  DAIRA(Dynamic Analysis-enhanced Issue Resolution Agent)は、エージェントの推論サイクルに動的解析を組み込む自動修復フレームワークである。 テストトレース駆動の方法論によって駆動されるDAIRAは、軽量モニタを使用して重要なランタイムデータを抽出する。 Gemini 3 Flash Previewを使用すると、DAIRAは新たな最先端(SOTA)パフォーマンスを確立し、SWE-bench Verifiedデータセットで79.4%の解像度を達成する。
  論文  参考訳（メタデータ） (2026-03-23T14:48:54Z)
• VeriSciQA: An Auto-Verified Dataset for Scientific Visual Question Answering [53.662676566188175]
  重要なボトルネックは、パブリックで大規模で高品質なビジュアル質問回答(SVQA)データセットの欠如にある。 本稿では、まず、図形関連テクストコンテキストとQAペアを生成する検証中心のGenerate-then-Verifyフレームワークを提案する。 このフレームワークをインスタンス化し、20の科学的ドメインと12のフィギュアタイプからなる20,351のQAペアのデータセットであるVeriSciQAをキュレートします。
  論文  参考訳（メタデータ） (2025-11-25T04:14:52Z)
• Skywork-SWE: Unveiling Data Scaling Laws for Software Engineering in LLMs [19.766885088032932]
  ソフトウェアエンジニアリング(SWE)は、次世代のLLMエージェントにとって重要なテストベッドとして登場した。 既存のデータセットのほとんどは、わずか数千のGitHubソースインスタンスに制限されている。 SWEデータセットのボリュームと多様性の両方を体系的にスケールするインクリメンタルな自動データキュレーションパイプラインを提案する。
  論文  参考訳（メタデータ） (2025-06-24T03:53:36Z)
• AegisLLM: Scaling Agentic Systems for Self-Reflective Defense in LLM Security [74.22452069013289]
  AegisLLMは、敵の攻撃や情報漏洩に対する協調的なマルチエージェント防御である。 テスト時のエージェント推論システムのスケーリングは,モデルの有用性を損なうことなく,ロバスト性を大幅に向上させることを示す。 アンラーニングやジェイルブレイクを含む主要な脅威シナリオに対する総合的な評価は、AegisLLMの有効性を示している。
  論文  参考訳（メタデータ） (2025-04-29T17:36:05Z)
• Automatic High-quality Verilog Assertion Generation through Subtask-Focused Fine-Tuned LLMs and Iterative Prompting [0.0]
  高品質なシステムVerilog Assertions (SVA) を自動生成する大規模言語モデル(LLM)に基づくフローを提案する。 サブタスクに着目したファインチューニング手法を導入し,機能的に正しいアサーションの数を7.3倍に増やした。 実験では、このアプローチを使って構文エラーのないアサーション数が26%増加した。
  論文  参考訳（メタデータ） (2024-11-23T03:52:32Z)
• Transforming In-Vehicle Network Intrusion Detection: VAE-based Knowledge Distillation Meets Explainable AI [0.0]
  本稿では,変分オートエンコーダ(VAE)に基づく知識蒸留手法を用いて,KD-XVAEと呼ばれる高度な侵入検知システムを提案する。 本モデルでは,1669個のパラメータで処理し,バッチ毎に0.3msの推論時間を実現することにより,複雑性を大幅に低減する。
  論文  参考訳（メタデータ） (2024-10-11T17:57:16Z)
• q-VAE for Disentangled Representation Learning and Latent Dynamical Systems [8.071506311915396]
  q-VAEと呼ばれるTsallis統計から導出される変分オートエンコーダ(VAE)を提案する。 提案手法では,サンプルデータに隠された潜伏空間を統計的に抽出するために標準VAEを用いる。
  論文  参考訳（メタデータ） (2020-03-04T01:38:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。