Fugu-MT 論文翻訳(概要): GPU-Accelerated Quantum Simulation: Empirical Backend Selection, Gate Fusion, and Adaptive Precision

論文の概要: GPU-Accelerated Quantum Simulation: Empirical Backend Selection, Gate Fusion, and Adaptive Precision

arxiv url: http://arxiv.org/abs/2604.03816v1
Date: Sat, 04 Apr 2026 17:46:37 GMT
ステータス: 翻訳完了
システム内更新日: 2026-04-07 15:49:18.782274
Title: GPU-Accelerated Quantum Simulation: Empirical Backend Selection, Gate Fusion, and Adaptive Precision
Title（参考訳）: GPU加速量子シミュレーション:経験的バックエンド選択、ゲート融合、適応精度
Authors: Poornima Kumaresan, Pavithra Muruganantham, Lakshmi Rajendran, Santhosh Sivasubramani,
Abstract要約: 本稿では,GPU加速量子回路シミュレーションフレームワークを提案する。実証的なバックエンド選択アルゴリズムは、実行時にCuPy、PyTorchCUDA、NumPyのCPUバックエンドをベンチマークする。ゲート融合エンジンはゲートシーケンスの自動識別により回路深さを低減する。フォールバック機構はGPUメモリの消費を監視し、リソースの枯渇時にメモリ実行を優雅に低下させる。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Classical simulation of quantum circuits remains indispensable for algorithm development, hardware validation, and error analysis in the noisy intermediate-scale quantum (NISQ) era. However, state-vector simulation faces exponential memory scaling, with an n-qubit system requiring O(2^n) complex amplitudes, and existing simulators often lack the flexibility to exploit heterogeneous computing resources at runtime. This paper presents a GPU-accelerated quantum circuit simulation framework that introduces three contributions: (1) an empirical backend selection algorithm that benchmarks CuPy, PyTorch-CUDA, and NumPy-CPU backends at runtime and selects the optimal execution path based on measured throughput; (2) a directed acyclic graph (DAG) based gate fusion engine that reduces circuit depth through automated identification of fusible gate sequences, coupled with adaptive precision switching between complex64 and complex128 representations; and (3) a memory-aware fallback mechanism that monitors GPU memory consumption and gracefully degrades to CPU execution when resources are exhausted. The framework integrates with Qiskit, Cirq, PennyLane, and Amazon Braket through a unified adapter layer. Benchmarks on an NVIDIA A100-SXM4 (40 GiB) GPU demonstrate speedups of 64x to 146x over NumPy CPU execution for state-vector simulation of circuits with 20 to 28 qubits, with speedups exceeding 5x from 16 qubits onward. Hardware validation on an IBM quantum processing unit (QPU) confirms Bell state fidelity of 0.939, a five-qubit Greenberger-Horne-Zeilinger (GHZ) state fidelity of 0.853, and circuit depth reduction from 42 to 14 gates through the fusion pipeline. The system is designed for portability across NVIDIA consumer and data-center GPUs, requiring no vendor-specific compilation steps.
Abstract（参考訳）: 古典的な量子回路のシミュレーションは、ノイズの多い中間スケール量子(NISQ)時代のアルゴリズム開発、ハードウェア検証、エラー解析に不可欠である。しかし、状態ベクトルシミュレーションは指数的メモリスケーリングに直面するため、n-qubitシステムはO(2^n)複素振幅を必要とし、既存のシミュレータは実行時に不均一な計算資源を利用する柔軟性に欠けることが多い。本稿では,(1)CuPy,PyTorch-CUDA,およびNumPy-CPUバックエンドを実行時にベンチマークし,測定スループットに基づいて最適な実行経路を選択する経験的バックエンド選択アルゴリズム,(2)複雑な64と複雑な128表現間の適応的精度の切り替えと,(3)GPUメモリの消費をモニタし,リソースの枯渇時にCPU実行を適切に低下させる有向非巡回グラフ(DAG)ベースのゲート融合エンジンを提案する。このフレームワークは、統合アダプタ層を通じて、Qiskit、Cirq、PennyLane、Amazon Braketと統合されている。 NVIDIA A100-SXM4 (40 GiB) GPUのベンチマークでは、20から28キュービットの回路のステートベクターシミュレーションに対して、NumPyのCPU実行時の64倍から146倍のスピードアップを示し、16キュービットの5倍を超えるスピードアップを前向きに示した。 IBM量子処理ユニット(QPU)のハードウェア検証では、ベル状態の忠実度0.939、グリーンバーガー・ホルン・ザイリンガー状態の忠実度0.853、融合パイプラインを通して42から14ゲートまでの回路深さの減少が確認されている。このシステムはNVIDIAのコンシューマとデータセンターのGPU間のポータビリティのために設計されており、ベンダー固有のコンパイルステップを必要としない。

関連論文リスト

BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
論文参考訳（メタデータ） (2026-04-05T04:25:07Z)
Understand and Accelerate Memory Processing Pipeline for Disaggregated LLM Inference [45.78442013449325]
大規模言語モデルは、複雑な推論をサポートするための効率的な長文処理と生成機構に依存している。これらの最適化は、Prepare Memory、Compute Relevancy、Retrieval、Apply to Inferenceという4段階のメモリ処理パイプラインに統合できることを示す。この知見に触発されて、textbheterogeneous システムはメモリ処理の高速化やエンドツーエンドの推論に適していると論じる。
論文参考訳（メタデータ） (2026-03-30T21:03:39Z)
The Quest for Quantum Advantage in Combinatorial Optimization: End-to-end Benchmarking of Quantum Solvers vs. Multi-core Classical Solvers [34.734652426291525]
我々は、IBM Heron r3量子プロセッサ上で、高階非制約バイナリ最適化(HUBO)のためのハイブリッド逐次量子コンピューティングソルバのエンドツーエンドベンチマークを実行する。 20のベンチマークインスタンスで、1つのハイブリッド試行は1秒未満で高品質なソリューションを生成し、14のケースで基底状態のエネルギーと一致する。
論文参考訳（メタデータ） (2026-03-13T21:29:20Z)
FlashSchNet: Fast and Accurate Coarse-Grained Neural Network Molecular Dynamics [36.3434800328807]
SchNetのようなグラフニューラルネットワーク(GNN)のポテンシャルは、分子動力学(MD)シミュレーションの精度と伝達性を改善する。我々は,高帯域メモリ(HBM)とオンチップ間の読み書きを慎重に考慮し,GNN-MD IOを意識する原理を欠いていることを示す。提案するFlashSchNetは,4つの技術をベースに構築された,効率よく正確なIO対応GNN-MDフレームワークである。
論文参考訳（メタデータ） (2026-02-13T17:49:12Z)
AEQUAM: Accelerating Quantum Algorithm Validation through FPGA-Based Emulation [0.46873264197900916]
AEQUAMは、より高速でアクセスしやすい量子回路検証を可能にするツールチェーンである。 OpenQASM 2.0をRISCライクな命令に変換するコンパイラと、数値表現とシミュレート回路を選択するCythonソフトウェアモデルと、FPGAベースのハードウェアエミュレータ用のRTL記述を生成するVHDLジェネレータで構成される。
論文参考訳（メタデータ） (2025-06-01T14:17:23Z)
phase2: Full-State Vector Simulation of Quantum Time Evolution at Scale [0.8223023312645978]
量子コンピュータの大規模古典シミュレーションは、量子アルゴリズムのベンチマークに不可欠である。パウリ作用素の列を囲む回転層のHPCシミュレーションを行うために,実状態ベクトルシミュレーションアルゴリズムとソフトウェア実装を提案する。
論文参考訳（メタデータ） (2025-04-24T18:41:23Z)
Comparative Benchmarking of Utility-Scale Quantum Emulators [0.0]
ユーティリティスケールでの量子アルゴリズムの評価は、量子コンピューティングの現実的な応用を進めるための重要なステップである。我々は,テンソルネットワーク,行列積状態(MPS),決定図,因子化ケケット法などの手法を用いて,最先端の7つの量子エミュレータをベンチマークした。
論文参考訳（メタデータ） (2025-04-18T18:32:47Z)
FQsun: A Configurable Wave Function-Based Quantum Emulator for Power-Efficient Quantum Simulations [0.5359378066251386]
量子エミュレータのFQsunを提案する。数字の精度が異なる5つのFQsunバージョンがXilinx ZCU102に実装され、最大出力は2.41Wである。
論文参考訳（メタデータ） (2024-11-07T06:44:40Z)
Bias-Field Digitized Counterdiabatic Quantum Algorithm for Higher-Order Binary Optimization [35.18016233072556]
組合せ最適化は多くの産業アプリケーションにおいて重要な役割を担っている。本稿では,高次非拘束二元最適化(HUBO)に対処するため,BF-DCQOアルゴリズムを提案する。この結果から,BF-DCQOは,現在および短期量子プロセッサ上での大規模HUBO問題の解決に有効な経路であることが示唆された。
論文参考訳（メタデータ） (2024-09-05T17:38:59Z)
DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
論文参考訳（メタデータ） (2023-04-18T15:13:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。