論文の概要: Assessing System Capabilities and Bottlenecks of an Early Fault-Tolerant Bicycle Architecture

• arxiv url: http://arxiv.org/abs/2604.20013v1
• Date: Tue, 21 Apr 2026 21:43:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-23 15:36:10.862618
• Title: Assessing System Capabilities and Bottlenecks of an Early Fault-Tolerant Bicycle Architecture
• Title（参考訳）: 早期耐故障性自転車アーキテクチャのシステム能力とボトルネックの評価
• Authors: Kun Liu, Ben Foxman, Gian-Luca R. Anselmetti, Yongshan Ding,
• Abstract要約: 初期のモジュール型フォールトトレラント量子コンピュータは、高価なモジュール間通信と限られたマジックステートファクトリサービスによって制約されている。 モジュラーアーキテクチャについて検討し,非クリフォード演算によって誘導されるモジュール間通信という,主要なボトルネックを特定した。 以前の作業の欠如部分を補うためにコンパイルパイプラインを構築し、コンパイラの最適化を提案する。
• 参考スコア（独自算出の注目度）: 1.3690695566805324
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Early modular fault tolerant quantum computers remain constrained by costly inter-module communication and limited magic state factory service. Understanding such bottlenecks and investigating compiler optimizations most close the gap between algorithm requirements and hardware capabilities is a concrete and practically urgent systems problem. We study the modular architectures based on Bivariate Bicycle codes and identify the dominant bottleneck: inter-module communication induced by non-Clifford operations. We build a compilation pipeline to fill the missing parts of prior works and propose compiler optimizations: synthesizing arbitrary-angle rotations at the factory (syn@fac), transvection based Clifford deferral, and Clifford insertion for critical path duration reduction. We extend the evaluation scope of the prior work to 40+ benchmark categories drawn from PennyLane and MQTBench, including quantum algorithms and Hamiltonian simulations with varying sizes. Under the present instruction cost, syn@fac reduces estimated circuit failure probability by a factor of 9.0 on average across non-Clifford benchmarks. The robustness persists across sweeps of instruction cost ratios, LPU count, and factory count. Besides, transvection reduces Clifford deferral compile time by 77.04\%, while Clifford insertion reduces end-to-end circuit duration by 11.54\% on average on MQTBench, with smaller gains on Hamiltonian simulations. We hope this work inspires the studies on compiler optimizations for early modular FTQC systems.
• Abstract（参考訳）: 初期のモジュール型フォールトトレラント量子コンピュータは、高価なモジュール間通信と限られたマジックステートファクトリサービスによって制約されている。 このようなボトルネックを理解し、コンパイラの最適化を調べることで、アルゴリズム要件とハードウェア能力のギャップを埋めることは、具体的で事実上緊急なシステム問題である。 非クリフォード演算によって誘導されるモジュール間通信において,バイバーリネート自転車符号に基づくモジュラーアーキテクチャについて検討し,主要なボトルネックを同定する。 我々は,以前の作業の欠如部分を補うコンパイルパイプラインを構築し,工場での任意の角度回転(syn@fac)の合成,トランベレーションに基づくクリフォード・デフェラル,クリティカルパスの持続時間短縮のためのクリフォード・インサートといったコンパイラ最適化を提案する。 我々は、ペニーレーンとMQTBenchから抽出された40以上のベンチマークカテゴリに、様々な大きさの量子アルゴリズムやハミルトニアンシミュレーションを含む、先行研究の評価範囲を拡大する。 現行の命令コストでは、syn@facは、非クリフォードベンチマークの平均的な回路故障確率を9.0に削減する。 堅牢性は、命令コスト率、LPU数、ファクトリ数など、一括して維持される。 さらに、トランスベクションはクリフォードのdeferralコンパイル時間を77.04\%削減し、クリフォード挿入はMQTBenchの平均で11.54\%削減し、ハミルトニアンシミュレーションではより少ない。 この研究が、初期のモジュール型FTQCシステムに対するコンパイラ最適化の研究に刺激を与えてくれることを願っている。

関連論文リスト

• Optimal Compilation of Syndrome Extraction Circuits for General Quantum LDPC Codes [24.459036277770007]
  我々は,任意のqLDPC符号に対して,奥行き最適シンドローム抽出回路を生成する汎用コンパイルフレームワークであるAuto-Stabilizer-Check(ASC)を提案する。 ASCは回路深さを約50%削減し、一般的なqLDPC符号の論理誤差率を平均7×8倍に抑える。
  論文  参考訳（メタデータ） (2026-03-23T02:43:38Z)
• Partially Fault-Tolerant Quantum Computation for Megaquop Applications [2.7971852349452266]
  部分的にフォールトトレラント量子コンピューティング(FTQC)は、メガクオップスケールの回路を実行する上で有望なアプローチである。 本稿では、STARアーキテクチャのプロトコルの性能が、ハードウェアの改善によってどのように影響を受けるかを示す。 本稿では,2次元フェルミ-ハバードモデル系の量子シミュレーションがSTARアーキテクチャに特に適していることを示す。
  論文  参考訳（メタデータ） (2026-03-13T15:41:36Z)
• FTCircuitBench: A Benchmark Suite for Fault-Tolerant Quantum Compilation and Architecture [9.755713238528779]
  FTCircuitBenchは、インパクトのある量子アルゴリズムのベンチマークスイートとして機能する。 モジュール型のエンドツーエンドパイプラインでは、さまざまなフォールトトレラントアーキテクチャのアルゴリズムをコンパイルして分解することができる。 ツールキットは、各ステージで詳細な数値解析を提供する。
  論文  参考訳（メタデータ） (2026-01-06T17:08:46Z)
• PT$^2$-LLM: Post-Training Ternarization for Large Language Models [52.4629647715623]
  大きな言語モデル(LLM)は、様々なタスクにまたがる印象的な機能を示しているが、その大きなメモリと計算能力は、デプロイメントを妨げている。 PT$2$-LLMを提案する。 その中核は2段精製パイプラインを備えた非対称3次量子化器である。
  論文  参考訳（メタデータ） (2025-09-27T03:01:48Z)
• STABSim: A Parallelized Clifford Simulator with Features Beyond Direct Simulation [11.931352847653763]
  量子コンピューティングにおいて,CPUゲートよりも高速なGPU加速安定化器シミュレータを提案する。 次に、T1/T2エラーチャネルにおける非ユニタリティを、ほとんどの物理量子ビットに対してはるかに高速かつ正確な精度でキャプチャする新しいエラーモデルを実装した。
  論文  参考訳（メタデータ） (2025-07-03T18:05:19Z)
• Efficient algorithms for quantum chemistry on modular quantum processors [0.0]
  本稿では,複数の計算モジュールに分散した量子化学アルゴリズムの実装を紹介する。 並列性を最大化するために、Trotterizationの擬似可換性を用いたパッキング方式を設計する。 分子構造を自然に利用し,モジュール間遅延を低減する。
  論文  参考訳（メタデータ） (2025-06-16T10:22:18Z)
• Tractable Bounding of Counterfactual Queries by Knowledge Compilation [51.47174989680976]
  本稿では, パール構造因果モデルにおいて, 因果関係などの部分的特定可能なクエリのバウンダリングの問題について議論する。 最近提案された反復EMスキームは初期化パラメータをサンプリングしてそれらの境界を内部近似する。 シンボルパラメータを実際の値に置き換えた回路構造を,単一のシンボル知識コンパイルによって得られることを示す。
  論文  参考訳（メタデータ） (2023-10-05T07:10:40Z)
• A High Performance Compiler for Very Large Scale Surface Code Computations [38.26470870650882]
  大規模量子誤り訂正のための最初の高性能コンパイラを提案する。 任意の量子回路を格子手術に基づく表面符号演算に変換する。 コンパイラは、物理デバイスのリアルタイム操作に向けられた速度で、ストリーミングパイプラインを使用して数百万のゲートを処理することができる。
  論文  参考訳（メタデータ） (2023-02-05T19:06:49Z)
• Iterative Qubit Coupled Cluster using only Clifford circuits [36.136619420474766]
  古典的に容易に生成できる理想的な状態準備プロトコルを特徴付けることができる。 繰り返し量子ビット結合クラスタ(iQCC)の変種を導入して,これらの要件を満たす手法を提案する。 本研究では, チタン系化合物Ti(C5H5)(CH3)3と (20, 20) 活性空間の複雑な系に研究を拡張した。
  論文  参考訳（メタデータ） (2022-11-18T20:31:10Z)
• Efficient Micro-Structured Weight Unification and Pruning for Neural Network Compression [56.83861738731913]
  ディープニューラルネットワーク(DNN)モデルは、特にリソース制限されたデバイスにおいて、実用的なアプリケーションに不可欠である。 既往の非構造的あるいは構造化された重量刈り法は、推論を真に加速することはほとんど不可能である。 ハードウェア互換のマイクロ構造レベルでの一般化された重み統一フレームワークを提案し,高い圧縮と加速度を実現する。
  論文  参考訳（メタデータ） (2021-06-15T17:22:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。