論文の概要: Deployment-Aligned Low-Precision Neural Architecture Search for Spaceborne Edge AI

• arxiv url: http://arxiv.org/abs/2604.24492v1
• Date: Mon, 27 Apr 2026 13:58:18 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-28 17:12:08.062565
• Title: Deployment-Aligned Low-Precision Neural Architecture Search for Spaceborne Edge AI
• Title（参考訳）: スペースボーンエッジAIのための展開適応型低精度ニューラルネットワーク探索
• Authors: Parampuneet Kaur Thind, Vaibhav Katturu, Giacomo Zema, Roberto Del Prete,
• Abstract要約: ハードウェア対応ニューラルアーキテクチャサーチ(NAS)に直接配置整列型低精度トレーニングを導入する。 我々は,Intel Movidius Myriad X Visual Processing Unit (VPU) をターゲットとした,有人海洋監視のための船体セグメンテーションの枠組みについて検討した。 その結果、ハードウェア対応NASに配置一貫性のある数値制約を組み込むことで、リソース制約のあるエッジ人工知能(AI)の最適化と配置の堅牢性と整合性を大幅に向上することが示されている。
• 参考スコア（独自算出の注目度）: 1.1666234644810893
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Designing deep networks that meet strict latency and accuracy constraints on edge accelerators increasingly relies on hardware-aware optimization, including neural architecture search (NAS) guided by device-level metrics. Yet most hardware-aware NAS pipelines still optimize architectures under full-precision assumptions and apply low-precision adaptation only after the search, leading to a mismatch between optimization-time behavior and deployment-time execution on low-precision hardware that can substantially degrade accuracy. We address this limitation by integrating deployment-aligned low-precision training directly into hardware-aware NAS. Candidate architectures are exposed to FP16 numerical constraints during fine-tuning and evaluation, enabling joint optimization of architectural efficiency and numerical robustness without modifying the search space or evolutionary strategy. We evaluate the proposed framework on vessel segmentation for spaceborne maritime monitoring, targeting the Intel Movidius Myriad X Visual Processing Unit (VPU). While post-training precision conversion reduces on-device performance from 0.85 to 0.78 mIoU, deployment-aligned low-precision training achieves 0.826 mIoU on-device for the same architecture (95,791 parameters), recovering approximately two-thirds of deployment-induced accuracy gap without increasing model complexity. These results demonstrate that incorporating deployment-consistent numerical constraints into hardware-aware NAS substantially improves robustness and alignment between optimization and deployment for resource-constrained edge Artificial Intelligence (AI).
• Abstract（参考訳）: エッジアクセラレータの厳格なレイテンシと精度の制約を満たすディープネットワークの設計は、デバイスレベルのメトリクスによってガイドされるニューラルネットワークサーチ(NAS)を含む、ハードウェア対応の最適化にますます依存している。 しかし、ほとんどのハードウェア対応NASパイプラインは、完全な精度の仮定の下でアーキテクチャを最適化し、探索後にのみ低精度適応を適用するため、低精度のハードウェア上での最適化時挙動とデプロイメント時実行のミスマッチが生じる。 ハードウェア対応NASに直接配置整列型低精度トレーニングを統合することで、この制限に対処する。 候補アーキテクチャは、微調整および評価中にFP16数値制約に晒され、探索空間や進化戦略を変更することなく、アーキテクチャ効率と数値ロバスト性を共同で最適化することができる。 本稿では,Intel Movidius Myriad X Visual Processing Unit (VPU) をターゲットとした,海上監視のための船体セグメンテーションの枠組みについて検討する。 後トレーニングの精度変換はデバイス上の性能を0.85mIoUから0.78mIoUに低下させるが、同じアーキテクチャ(95,791パラメータ)に対して配置整列型低精度トレーニングは0.826mIoUをオンデバイスで達成し、モデルの複雑さを増大させることなく、デプロイによって引き起こされる精度ギャップのおよそ3分の2を回復する。 これらの結果から,ハードウェア対応NASに展開に一貫性のある数値制約を組み込むことで,資源制約のあるエッジ人工知能(AI)の最適化と配置の堅牢性と整合性を大幅に向上することが示された。

関連論文リスト

• Device-Conditioned Neural Architecture Search for Efficient Robotic Manipulation [16.017058636822025]
  我々はtextbfDevice-textbfConditioned textbfQuantization-textbfFor-textbfAll (DC-QFA) という統合フレームワークを提案する。 DC-QFAは、デバイス条件の量子化対応トレーニングとハードウェア制約のあるアーキテクチャサーチによるデプロイメントの取り組みを改善している。
  論文  参考訳（メタデータ） (2026-04-11T11:36:16Z)
• Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators [11.97184801369339]
  高次テンソル分解は、エッジ展開のためのコンパクトなディープニューラルネットワークを得るために広く採用されている。 このようなハードウェアを意識しない設計は、テンソル化モデルの潜在的な遅延とエネルギーの利点を曖昧にすることが多い。 テンソル化ニューラルネットワークの効率的なトレーニングと推論のために,これらの次元を統一設計空間内に統一する共同探索フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-11-22T08:18:40Z)
• MaRVIn: A Cross-Layer Mixed-Precision RISC-V Framework for DNN Inference, from ISA Extension to Hardware Acceleration [4.852153649271776]
  既存の組み込みマイクロプロセッサは、混合精度NNを効率的に実行するための十分なアーキテクチャサポートを欠いている。 電力効率と性能を向上させる多層ハードウェア/ソフトウェア共同設計フレームワークであるMARVInを紹介する。 我々のフレームワークは、平均17.6倍のスピードアップを1%未満の精度で達成でき、ISA非依存のRISC-Vコアより優れ、最大1.8TOP/Wを実現している。
  論文  参考訳（メタデータ） (2025-09-18T17:48:20Z)
• ZeroLM: Data-Free Transformer Architecture Search for Language Models [54.83882149157548]
  現在の自動プロキシ発見アプローチは、検索時間の拡張、データの過度なオーバーフィットへの感受性、構造的な複雑さに悩まされている。 本稿では,効率的な重み統計によるモデルキャパシティの定量化を目的とした,新しいゼロコストプロキシ手法を提案する。 本評価は,FlexiBERT ベンチマークで Spearman's rho 0.76 と Kendall's tau 0.53 を達成し,このアプローチの優位性を示すものである。
  論文  参考訳（メタデータ） (2025-03-24T13:11:22Z)
• Task-Oriented Real-time Visual Inference for IoVT Systems: A Co-design Framework of Neural Networks and Edge Deployment [61.20689382879937]
  タスク指向エッジコンピューティングは、データ分析をエッジにシフトすることで、この問題に対処する。 既存の手法は、高いモデル性能と低いリソース消費のバランスをとるのに苦労している。 ニューラルネットワークアーキテクチャを最適化する新しい協調設計フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-10-29T19:02:54Z)
• Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
  視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。 ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
  論文  参考訳（メタデータ） (2024-07-25T16:35:46Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Multi-Exit Semantic Segmentation Networks [78.44441236864057]
  本稿では,最先端セグメンテーションモデルをMESSネットワークに変換するフレームワークを提案する。 パラメトリド早期出口を用いた特別訓練されたCNNは、より簡単なサンプルの推測時に、その深さに沿って保存する。 接続されたセグメンテーションヘッドの数、配置、アーキテクチャとエグジットポリシーを併用して、デバイス機能とアプリケーション固有の要件に適応する。
  論文  参考訳（メタデータ） (2021-06-07T11:37:03Z)
• Automated Design Space Exploration for optimised Deployment of DNN on Arm Cortex-A CPUs [13.628734116014819]
  組み込みデバイスにおけるディープラーニングは、ディープニューラルネットワーク(DNN)のデプロイを最適化する多くの方法の開発を促している。 テストし、グローバルに最適化されたソリューションを得るには、アプローチの空間が大きすぎるため、クロスレベル最適化に関する研究が不足している。 我々は、Arm Cortex-A CPUプラットフォーム上での最先端DNNの一連の結果を示し、最大4倍の性能向上とメモリの2倍以上の削減を実現した。
  論文  参考訳（メタデータ） (2020-06-09T11:00:06Z)
• PatDNN: Achieving Real-Time DNN Execution on Mobile Devices with Pattern-based Weight Pruning [57.20262984116752]
  粗粒構造の内部に新しい次元、きめ細かなプルーニングパターンを導入し、これまで知られていなかった設計空間の点を明らかにした。 きめ細かいプルーニングパターンによって高い精度が実現されているため、コンパイラを使ってハードウェア効率を向上し、保証することがユニークな洞察である。
  論文  参考訳（メタデータ） (2020-01-01T04:52:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。