論文の概要: System-Level Design of Scalable Fluxonium Quantum Processors with Double-Transmon Couplers

• arxiv url: http://arxiv.org/abs/2604.26373v1
• Date: Wed, 29 Apr 2026 07:34:42 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-30 15:59:36.294024
• Title: System-Level Design of Scalable Fluxonium Quantum Processors with Double-Transmon Couplers
• Title（参考訳）: ダブルトランスモン結合器を用いたスケーラブルフルオキソニウム量子プロセッサのシステムレベル設計
• Authors: Guo Xuan Chan, Wangwei Lan, Tenghui Wang, Xizheng Ma, Chunqing Deng, Lijing Jin,
• Abstract要約: 最近の実験では、フラキソニウム-トランスモン-フルクソニウム(FTF)アーキテクチャを用いたマルチキュービットプロセッサの高忠実度動作が実証されている。 このようなシステムをより大きな配列にスケールするには、達成可能な結合強度、クロストーク抑制、およびqubit-qubit間隔のトレードオフによって制約される。 そこで我々は,DTCを用いたフラキソニウム系量子プロセッサの定量的設計フレームワークを開発した。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Fluxonium qubits combine long coherence times with strong anharmonicity, making them a promising platform for scalable superconducting quantum processors. Recent experiments have demonstrated high-fidelity operations in multi-qubit processors while suppressing stray qubit interactions using fluxonium-transmon-fluxonium (FTF) architectures. However, scaling such systems to larger arrays is constrained by a trade-off between achievable coupling strength, crosstalk suppression and qubit-qubit spacing required for wiring in a two-dimensional architecture. Multimode couplers, such as the double-transmon coupler (DTC), provide a promising pathway to overcome this limitation by enabling stronger interactions without compromising qubit spacing and isolation. Here, we develop a quantitative design framework for fluxonium-based quantum processors employing DTCs. Central to this work is a frequency-partitioned architecture that places qubit transitions, tunable-coupler excitations, and resonator modes in well-separated spectral regions. This structured allocation reduces parameter interdependence and enables the concurrent optimization of gate operations, readout, and qubit reset. By formulating device design as a multi-objective optimization problem under realistic experimental constraints and fabrication-induced disorder, we develop a tractable sequential workflow and determine a feasible parameter regime that simultaneously supports high-fidelity single- and two-qubit gates, fast qubit reset, and robust dispersive readout. These results establish a system-level architectural methodology that links circuit parameters to processor-level performance, and provide an experimentally actionable pathway toward scalable fluxonium quantum processors.
• Abstract（参考訳）: フルクソン量子ビットは、長いコヒーレンス時間と強いアンハーモニック性を組み合わせることで、スケーラブルな超伝導量子プロセッサのための有望なプラットフォームとなる。 最近の実験では、フラキソニウム-トランモン-フルクソニウム(FTF)アーキテクチャを用いて、多ビットプロセッサにおける非定常量子ビット相互作用を抑えながら、高忠実な動作を実証している。 しかし、そのようなシステムをより大きな配列にスケールするには、達成可能な結合強度、クロストーク抑制、および2次元アーキテクチャにおける配線に必要な量子ビット間隔のトレードオフによって制約される。 ダブル・トランスモン・カプラ(DTC)のようなマルチモード・カプラは、量子ビット間隔と分離を妥協することなくより強力な相互作用を可能にすることにより、この制限を克服する有望な経路を提供する。 そこで我々は,DTCを用いたフラキソニウム系量子プロセッサの定量的設計フレームワークを開発した。 この研究の中心は周波数分割アーキテクチャであり、量子ビット遷移、チューナブルカップラー励起、共振器モードをよく分離されたスペクトル領域に配置する。 この構造化アロケーションはパラメータの相互依存を低減し、ゲート演算、読み取り、キュービットリセットの同時最適化を可能にする。 現実的な実験的制約と製造に伴う障害下での多目的最適化問題としてデバイス設計を定式化することにより、トラクタブルなシーケンシャルワークフローを開発し、高忠実なシングルビットゲートと2ビットゲート、高速なキュービットリセット、堅牢な分散読み出しをサポートする実現可能なパラメータ状態を決定する。 これらの結果は、回路パラメータとプロセッサレベルの性能を結びつけるシステムレベルのアーキテクチャ方法論を確立し、スケーラブルなフラクソニウム量子プロセッサへの実験的に実行可能な経路を提供する。

関連論文リスト

• Mitigating crosstalk errors for simultaneous single-qubit gates on a superconducting quantum processor [59.06950309601253]
  超伝導量子プロセッサ上の単一量子ビットゲートは、通常は専用の制御線を介して印加されるマイクロ波パルスを用いて実装される。 これらのマイクロ波パルスは、容量結合と波動関数の重なりに起因するクロストークによって、他の量子ビットを駆動する。 クロストークと周波数群集は、孤立ゲートに対する単一ビット同時動作における誤差を増加させる。
  論文  参考訳（メタデータ） (2026-03-11T17:47:32Z)
• Efficient and accurate two-qubit-gate operation in a high-connectivity transmon lattice utilizing a tunable coupling to a shared mode [0.32839375042867835]
  単位セル内の各量子ビットが2つの専用チューナブルカップラと共通中心要素を介して互いに結合する特別なハニカム量子ビット格子について検討する。 これにより、単位セル内の各キュービット対間の、チューニング可能、オンデマンド、全対接続を可能にする効果的なマルチモード相互作用が実現される。
  論文  参考訳（メタデータ） (2026-03-11T12:11:47Z)
• Parallel Quantum Gates via Scalable Subsystem-Optimized Robust Control [9.72599396930123]
  クォービット間のクロストークは、高いゲートの忠実さの達成を妨げ、ヒルベルト空間の完全な最適化を違法に困難にする。 そこで本研究では,一定サイズのサブシステムに対するクロストーク・ロバスト制御に対する全システム最適化の削減により,この問題を克服する。 本枠組みでは,並列単一キュービットゲートの解析パルス解と並列多キュービット演算のための数値パルスを構築する。
  論文  参考訳（メタデータ） (2026-01-05T10:50:40Z)
• Multiplexed double-transmon coupler scheme in scalable superconducting quantum processor [11.567843049133387]
  本稿では,Double-transmon coupler (DTC) アーキテクチャに基づく頑健な制御線路多重化方式を提案する。 この多重化構成は、2量子ゲート操作の正確な制御を維持しつつ、望ましくない静的な$ZZ$結合を効率的に抑制する。 この多重DTCアーキテクチャは、2次元量子ビットアレイにおける配線オーバーヘッドを最小限に抑える大きな可能性を提供する。
  論文  参考訳（メタデータ） (2025-11-04T04:29:15Z)
• Scalable Fluxonium-Transmon Architecture for Error Corrected Quantum Processors [0.0]
  本稿では,フラキソニウムとトランスモン量子ビットを交互に組み合わせたハイブリッド量子コンピューティングアーキテクチャを提案する。 アイドル状態におけるゼロゼロZ$-クロストークを特徴とする,優れたスケーリング特性を示す。 誤り訂正符号の実装には,フラクトロニウムの長いコヒーレンス時間と大きな非線形性をデータキュービットとして利用することができる。
  論文  参考訳（メタデータ） (2025-08-12T18:20:05Z)
• Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
  フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。 ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
  論文  参考訳（メタデータ） (2025-03-16T18:32:44Z)
• Joint Transmit and Pinching Beamforming for Pinching Antenna Systems (PASS): Optimization-Based or Learning-Based? [89.05848771674773]
  MISO (Multiple-input Single-output) フレームワークを提案する。 それは複数の導波路で構成されており、多数の低コストアンテナ(PA)を備えている。 PAの位置は、大規模パスと空間の両方にまたがるように再構成することができる。
  論文  参考訳（メタデータ） (2025-02-12T18:54:10Z)
• High fidelity two-qubit gates on fluxoniums using a tunable coupler [47.187609203210705]
  超伝導フラクソニウム量子ビットは、大規模量子コンピューティングへの道のトランスモンに代わる有望な代替手段を提供する。 マルチキュービットデバイスにおける大きな課題は、スケーラブルなクロストークのないマルチキュービットアーキテクチャの実験的なデモンストレーションである。 ここでは、可変カプラ素子を持つ2量子フッソニウム系量子プロセッサを提案する。
  論文  参考訳（メタデータ） (2022-03-30T13:44:52Z)
• Scalable High-Performance Fluxonium Quantum Processor [0.0]
  クロストークが抑制されたコンパクトな高コヒーレンスフラクソニウムに基づく超伝導量子情報プロセッサを提案する。 クロス共鳴制御NOTと差動AC-Stark制御Z演算を数値的に検討し、最大1GHzの量子ビットデチューニング帯域に対する低ゲート誤差を明らかにする。
  論文  参考訳（メタデータ） (2022-01-23T21:49:04Z)
• Realization of high-fidelity CZ and ZZ-free iSWAP gates with a tunable coupler [40.456646238780195]
  スケールでの2量子ゲートは、量子計算とシミュレーションの完全な約束を実現するための鍵となる要件である。 本稿では,分散近似を超越して,カプラの工学的レベル構造を利用し,その制御を最適化する体系的アプローチを提案する。 我々は、それぞれ99.76 pm 0.07$% と99.87 pm 0.23$% の2量子相互作用係数を持つ CZ と $Z$-free iSWAP ゲートを実験的に実証した。
  論文  参考訳（メタデータ） (2020-11-02T19:09:43Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。