論文の概要: CircuitFormer: A Circuit Language Model for Analog Topology Design from Natural Language Prompt

• arxiv url: http://arxiv.org/abs/2605.05773v1
• Date: Thu, 07 May 2026 07:04:36 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-08 22:27:11.585361
• Title: CircuitFormer: A Circuit Language Model for Analog Topology Design from Natural Language Prompt
• Title（参考訳）: CircuitFormer: 自然言語によるアナログトポロジー設計のための回路言語モデル
• Authors: Md Touhidul Islam, Sujan Kumar Saha, Farimah Farahmandi, Mark Tehranipoor,
• Abstract要約: 本稿では,31,341のネットリスト-自然言語記述ペアからなる,アナログ回路網リストのアノテートデータセットについて述べる。 また,頻繁なサブ回路を明示的にマイニングすることで,ネットリスト接続性を符号化する新しい回路グラフトークンであるCircuit Tokenizer (CKT)を提案する。
• 参考スコア（独自算出の注目度）: 2.9943388961167705
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Automating analog circuit design remains a longstanding challenge in Electronic Design Automation (EDA). While Transformer-based Large Language Models (LLMs) have revolutionized software code generation, their application to analog hardware design is hindered by two critical limitations: (i) the scarcity of analog design datasets containing natural language description of a design and its corresponding netlist, and (ii) the inefficiency of general-purpose tokenizers (e.g., Byte Pair Encoding (BPE)) in capturing the inherent graph structure of circuits. To bridge this gap, first, we curate the largest annotated dataset of analog circuit netlists to date, comprising 31,341 netlist-natural language description pairs across all major circuit classes. Furthermore, we propose Circuit Tokenizer (CKT), a novel circuit graph tokenizer designed to encode netlist connectivity by explicitly mining frequent subcircuits. In terms of scalability, CKT overcomes the bottleneck of prior circuit graph serialization methods where vocabulary size scales linearly with maximum number of components in the dataset, n_max, (O(n_max)); instead, CKT decouples vocabulary growth from circuit complexity, achieving a constant O(1) complexity. Empirically, CKT outperforms standard BPE on circuit topology representation, reducing sequence length by 57% and achieving a 2.3x superior compression ratio using a compact, fixed vocabulary of size 512. Leveraging this optimized tokenization, we train a circuit-specific language model, CircuitFormer, a 511M parameter encoder-decoder transformer. Our model achieves 100% syntactic correctness and an 83% functional success rate across all major analog circuit categories, outperforming state-of-the-art open-source LLMs by 10% and 14%, respectively, while requiring 240x fewer parameters. The dataset is publicly available at https://huggingface.co/datasets/touhid314/cktformer-dataset.
• Abstract（参考訳）: アナログ回路設計の自動化は、電子設計自動化(EDA)における長年の課題である。 TransformerベースのLarge Language Models (LLM) はソフトウェアコード生成に革命をもたらしたが、アナログハードウェア設計への応用には2つの限界がある。 一 デザインの自然言語記述を含むアナログデザインデータセットの不足及びそれに対応するネットリスト (i)回路固有のグラフ構造を捕捉する汎用トークン化器(例えばByte Pair Encoding (BPE))の非効率性。 このギャップを埋めるために、まず、すべての主要な回路クラスに31,341のネットリスト-自然言語記述ペアを含む、アナログ回路網リストの最大の注釈付きデータセットをキュレートする。 さらに, 頻繁なサブ回路を明示的にマイニングすることで, ネットリスト接続性を符号化する新しい回路グラフトークンであるCircuit Tokenizer (CKT)を提案する。 スケーラビリティの面では、CKTは、データセット内の最大コンポーネント数n_max(O(n_max))で語彙サイズが線形にスケールする以前の回路グラフシリアライゼーション手法のボトルネックを克服する。 CKTは回路トポロジー表現の標準的なBPEよりも優れており、シーケンス長を57%削減し、サイズ512のコンパクトな固定語彙を用いて2.3倍の圧縮比を実現している。 この最適化トークン化を利用して、回路固有言語モデルであるCircuitFormerを511Mパラメータエンコーダ・デコーダ変換器として訓練する。 提案モデルでは,すべての主要なアナログ回路カテゴリに対して,100%の構文的正当性と83%の機能的成功率を達成し,それぞれ,240倍のパラメータを必要としながら,最先端のオープンソースLLMを10%,14%上回る結果を得た。 データセットはhttps://huggingface.co/datasets/touhid314/cktformer-datasetで公開されている。

関連論文リスト

• Fast correlated decoding of transversal logical algorithms [67.01652927671279]
  大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。 近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。 ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
  論文  参考訳（メタデータ） (2025-05-19T18:00:00Z)
• Architect of the Bits World: Masked Autoregressive Modeling for Circuit Generation Guided by Truth Table [5.300504429005315]
  本稿では,回路生成のための条件生成モデルと微分可能なアーキテクチャ探索(DAS)を組み合わせた新しい手法を提案する。 まず、Circuit AutoEncoderに基づいてトレーニングされた回路トークンであるCircuitVQを紹介する。 次に,トークンとしてCircuitVQを活用するマスク付き自己回帰モデルであるCircuitARを開発した。
  論文  参考訳（メタデータ） (2025-02-18T11:13:03Z)
• Position-aware Automatic Circuit Discovery [59.64762573617173]
  我々は既存の回路探索手法のギャップを同定し、モデル成分を入力位置間で等しく関連するものとして扱う。 可変長例を含むタスクであっても,回路に位置性を組み込むための2つの改良を提案する。 提案手法により, 位置感応回路の完全自動検出が可能となり, 従来よりも回路サイズと忠実度とのトレードオフが良好になる。
  論文  参考訳（メタデータ） (2025-02-07T00:18:20Z)
• Circuit Transformer: A Transformer That Preserves Logical Equivalence [20.8279111910994]
  生成型ニューラルモデル "Circuit Transformer" を導入し,論理回路を与えられたブール関数と厳密に等価に生成する。 回路の特定の目的を最適化するためにマルコフ決定過程の定式化も提案されている。
  論文  参考訳（メタデータ） (2024-03-14T03:24:14Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。