Fugu-MT 論文翻訳(概要): TRAM: Training Approximate Multiplier Structures for Low-Power AI Accelerators

論文の概要: TRAM: Training Approximate Multiplier Structures for Low-Power AI Accelerators

arxiv url: http://arxiv.org/abs/2605.08231v1
Date: Wed, 06 May 2026 20:39:32 GMT
ステータス: 翻訳完了
システム内更新日: 2026-05-12 23:28:49.480133
Title: TRAM: Training Approximate Multiplier Structures for Low-Power AI Accelerators
Title（参考訳）: TRAM:低消費電力AI加速器のための近似乗算器構造を訓練する
Abstract要約: 本稿では,AIモデルにおける低消費電力近似乗算器(AxM)に焦点を当てる。 AIモデルトレーニングとは別にAxMを設計する以前の作業とは異なり、AxM構造とAIモデルパラメータを協調的に最適化し、少ない精度でパワーを低下させるTRAMを提案する。
参考スコア（独自算出の注目度）: 6.125076419995939
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Reducing power consumption in AI accelerators is increasingly important. Approximate computing can reduce power consumption while keeping the accuracy loss small. Since multipliers are power-hungry components in AI models, this paper focuses on synthesizing low-power approximate multipliers (AxMs). Unlike prior works that design AxMs separately from AI model training, we present TRAM, which jointly optimizes the AxM structure and AI model parameters to lower power with small accuracy loss. Experiments show that compared to state-of-the-art AxMs, TRAM achieves up to 25.05% AxM power reduction on CNNs with CIFAR-10, and reduces power by up to 27.09% on vision transformers with ImageNet.
Abstract（参考訳）: AIアクセラレータの消費電力削減はますます重要になっている。近似コンピューティングは、精度損失を小さく保ちながら消費電力を減らすことができる。乗算器はAIモデルにおけるパワーハングリー成分であるため、本稿は低消費電力近似乗算器(AxMs)の合成に焦点を当てる。 AIモデルトレーニングとは別にAxMを設計する以前の作業とは異なり、AxM構造とAIモデルパラメータを共同で最適化し、低消費電力で精度を低下させるTRAMを提案する。実験によると、TRAMは最先端のAxMと比較して、CIFAR-10でCNNで最大25.05%のAxM電力を削減し、ImageNetで視覚変換器で最大27.09%の電力を削減している。

関連論文リスト

VARestorer: One-Step VAR Distillation for Real-World Image Super-Resolution [76.19751531910039]
本稿では,事前学習したテキストから画像へのVARモデルを,ワンステップのISRモデルに変換するフレームワークであるVARestorerを提案する。 VARestorerは、DIV2Kデータセット上で72.32 MUSIQと0.7669 CLIPIQAで最先端のパフォーマンスを達成する。
論文参考訳（メタデータ） (2026-04-23T09:09:36Z)
LL-ViT: Edge Deployable Vision Transformers with Look Up Table Neurons [1.213604453116022]
ビジョントランスフォーマーはコンピュータビジョンタスクで非常に成功しています。大規模計算、メモリ、エネルギー要求はFPGAにおけるエッジ推論の課題である。本稿では,新しいエッジ最適化型視覚変換器であるLL-ViTを提案する。
論文参考訳（メタデータ） (2025-11-02T05:51:48Z)
Diversity-Guided MLP Reduction for Efficient Large Vision Transformers [62.33249256133204]
トランスフォーマーモデルは優れたスケーリング特性を実現し、モデルキャパシティの増大により性能が向上する。大規模モデルパラメータは、計算とメモリの大幅なコストにつながる。そこで本稿では,大規模な視覚変換器のパラメータを著しく削減するDGMR法を提案する。
論文参考訳（メタデータ） (2025-06-10T08:59:27Z)
MambaLiteSR: Image Super-Resolution with Low-Rank Mamba using Knowledge Distillation [0.5243460995467893]
MambaLiteSRは、Vision Mambaのアーキテクチャを利用する、新しい軽量画像スーパーリゾリューション(SR)モデルである。我々は,MambaLiteSRが15%少ないパラメータを用いて,ベースラインモデルと他のエッジモデルに匹敵する性能を実現することを示す。また、訓練中の低エネルギー使用を維持しながら、最先端のSRエッジモデルと比較して消費電力を最大58%改善する。
論文参考訳（メタデータ） (2025-02-19T20:32:03Z)
Estimating Voltage Drop: Models, Features and Data Representation Towards a Neural Surrogate [1.7010199949406575]
集積回路(IC)において、機械学習(ML)技術が計算労力を減らし、電圧低下を推定するのに要する時間を暗黙的に削減する方法について検討する。我々のアプローチはASICの電気的、タイミング的、物理的にMLモデルを訓練し、最小限の調整を施した多種多様な設計への適応性を確保する。本研究は,IRドロップを正確に推定し,ASICサインオフを最適化するMLアルゴリズムの有効性を示す。
論文参考訳（メタデータ） (2025-02-07T21:31:13Z)
Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文参考訳（メタデータ） (2024-10-08T11:07:55Z)
Stretching Each Dollar: Diffusion Training from Scratch on a Micro-Budget [53.311109531586844]
大規模T2I拡散変圧器モデルの低コスト化を実証する。我々は16億のパラメータスパーストランスをわずか1890ドルの経済的コストで訓練し、ゼロショット世代で12.7 FIDを達成する。我々は、マイクロ予算での大規模拡散モデルのトレーニングをさらに民主化するために、エンドツーエンドのトレーニングパイプラインをリリースすることを目指している。
論文参考訳（メタデータ） (2024-07-22T17:23:28Z)
ReduceFormer: Attention with Tensor Reduction by Summation [4.985969607297595]
注意を払って効率よく最適化されたモデルのファミリーであるReduceeFormerを紹介します。 ReduceFormerは、reduceやement-wise multiplicationといった単純な操作のみを活用するため、アーキテクチャが大幅に単純化され、推論性能が向上した。提案するモデルファミリは,計算資源とメモリ帯域幅が限られているエッジデバイスや,高いスループットを求めるクラウドコンピューティングに適している。
論文参考訳（メタデータ） (2024-06-11T17:28:09Z)
TransCODE: Co-design of Transformers and Accelerators for Efficient Training and Inference [6.0093441900032465]
本稿では,アクセラレータの設計空間におけるトランスフォーマー推論とトレーニングをシミュレートするフレームワークを提案する。我々はこのシミュレータとTransCODEと呼ばれる共同設計手法を併用して最適性能のモデルを得る。得られた変圧器・加速器対は、最先端の対よりも0.3%高い精度を達成する。
論文参考訳（メタデータ） (2023-03-27T02:45:18Z)
HEAT: Hardware-Efficient Automatic Tensor Decomposition for Transformer Compression [69.36555801766762]
本稿では,分解可能な指数空間を効率的に探索できるハードウェア対応テンソル分解フレームワークHEATを提案する。ハードウェア対応のBERT変異体は, エネルギー遅延を5.7倍に低減し, 精度が1.1%以下であることを示す。
論文参考訳（メタデータ） (2022-11-30T05:31:45Z)
Efficient pre-training objectives for Transformers [84.64393460397471]
本研究はトランスフォーマーモデルにおける高効率事前学習目標について検討する。マスクトークンの除去と損失時のアウトプット全体の考慮が,パフォーマンス向上に不可欠な選択であることを証明する。
論文参考訳（メタデータ） (2021-04-20T00:09:37Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。