論文の概要: A3D: Agentic AI flow for autonomous Accelerator Design
- arxiv url: http://arxiv.org/abs/2605.15237v1
- Date: Thu, 14 May 2026 01:28:16 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-18 21:22:26.024402
- Title: A3D: Agentic AI flow for autonomous Accelerator Design
- Title（参考訳）: A3D:自律型加速器設計のためのエージェントAIフロー
- Abstract要約: A3Dはハードウェアアクセラレータ設計のエンドツーエンド自動化のためにAIフローを自動化する。
A3Dは、速度領域のトレードオフ空間を自動的に探索することで、多様な加速器の設計を生成する。
- 参考スコア（独自算出の注目度）: 2.3203550718213872
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Accelerating applications through the design of hardware accelerators can significantly enhance system performance and energy efficiency. Despite advances, such as high-level synthesis (HLS), designing accelerators for complex applications still remains highly labor-intensive, demanding considerable expertise in understanding workloads to be accelerated, hardware design, micro-architecture, and EDA tool usage, posing challenges for application domain experts. Therefore, most accelerator solutions are limited to applications with a regular predictable dataflow. Advances in AI have enabled agents that perform autonomous planning, reasoning, execution and reflection, leading to unprecedented potential for automation through agentic AI. We present A3D, an Agentic AI flow for end-to-end Automation of hardware Accelerator Design. A3D automates workload analysis, performance bottleneck identification, code refactoring for HLS compatibility and micro-architecture generation. A3D also generates diverse accelerator designs by automatically exploring the speed-area tradeoff space. Recent efforts have explored the use of AI for specific tasks such as design space exploration in HLS, leaving several tasks to still be performed manually. A3D addresses the challenges in applying modern LLMs to accelerator design by judiciously partitioning tasks among specialist agents, orchestrating process loops with specialist and verifier agents, utilizing pre-existing and custom tools, and employing agentic RAG for codebase and proprietary EDA tool documentation exploration. Our implementation of A3D, using commercial components like Claude Sonnet 4.5 and the Catapult HLS tool, demonstrates its effectiveness by generating accelerator designs with no human intervention from complex scientific applications like LAMMPS (molecular dynamics simulation) and QMCPACK (quantum chemistry).
- Abstract（参考訳）: ハードウェアアクセラレータの設計によるアプリケーションの高速化は、システム性能とエネルギー効率を大幅に向上させることができる。
高レベル合成(HLS)のような進歩にもかかわらず、複雑なアプリケーションのためのアクセラレーターの設計は依然として労働集約的であり、ハードウェア設計、マイクロアーキテクチャ、EDAツールの使用といったワークロードの理解にかなりの専門知識を必要としており、アプリケーションドメインの専門家にとって課題となっている。
したがって、ほとんどのアクセラレーターソリューションは、定期的に予測可能なデータフローを持つアプリケーションに限られている。
AIの進歩により、自律的な計画、推論、実行、リフレクションを行うエージェントが実現した。
本稿では,ハードウェアアクセラレータ設計のエンドツーエンド自動化のためのエージェントAIフローであるA3Dを紹介する。
A3Dは、ワークロード分析、パフォーマンスボトルネック識別、HLS互換性のためのコードリファクタリング、マイクロアーキテクチャ生成を自動化する。
A3Dはまた、速度領域のトレードオフ空間を自動的に探索することで、多様な加速器の設計を生成する。
近年の取り組みでは、HLSにおけるデザインスペース探索のような特定のタスクにAIを使用することを検討しており、いくつかのタスクは手作業で実行する必要がある。
A3Dは、専門エージェントと検証エージェントとのプロセスループのオーケストレーション、既存のツールとカスタムツールの利用、コードベースとプロプライエタリなEDAツールドキュメント探索にエージェントRAGを採用することで、モダンなLLMをアクセラレーション設計に適用する際の課題に対処する。
我々は,Claude Sonnet 4.5 や Catapult HLS ツールなどの商用コンポーネントを用いた A3D の実装を行い,LAMMPS (分子動力学シミュレーション) や QMCPACK (量子化学) といった複雑な科学応用から人為的介入を伴わない加速器の設計を生成することにより,その効果を実証した。
関連論文リスト
- A3C3: AI Algorithm and Accelerator Co-design, Co-search, and Co-generation [8.974255427290645]
人工知能アルゴリズムと加速器の共同設計、共同研究、共同生成のための総合的方法論(A3C3)を提案する。
A3C3はアルゴリズム設計空間と加速器設計空間の両方をパラメータ化し、それらを共同で探索することで、モデル-加速器ペアの自動生成を可能にする。
この記事では、Sudeep Pasricha氏とMuhammad Shafique氏が編集したHandbook of Embedded Machine Learningの書籍の章を紹介する。
論文 参考訳（メタデータ） (2026-06-18T19:01:45Z) - AutoVecCoder: Teaching LLMs to Generate Explicitly Vectorized Code [69.84692701646769]
AutoVecCoderは、大規模言語モデルに自動明示的ベクトル化機能を持たせるために設計された新しいフレームワークである。
自動データ合成パイプラインであるVecPromptは、ドメイン固有の固有の知識を注入する。
強化学習フレームワークであるVecRLは、コード生成と実行効率を一致させる。
このフレームワークでトレーニングされたAutoVecCoder-8Bは、SimdBenchのSSEおよびAVXサブセット上で最先端のパフォーマンスを達成する。
論文 参考訳（メタデータ） (2026-05-18T07:33:15Z) - Multi-Agent Collaboration for Automated Design Exploration on High Performance Computing Systems [0.5573325246832598]
MADA(Multi-Agent Design Assistant)は,複合設計のための特殊エージェントを協調するフレームワークである。
Inertial Confinement Fusionにおける重要な課題であるRMI(Richtmyer-Meshkov Instability)抑制の開発と検証に焦点をあてる。
以上の結果から,MADAシステムは繰り返し設計の改良を成功させ,RMIの最適抑制に向けた設計を自動改善することを示した。
論文 参考訳（メタデータ） (2026-03-12T04:01:27Z) - EmboCoach-Bench: Benchmarking AI Agents on Developing Embodied Robots [68.29056647487519]
Embodied AIは、高忠実度シミュレーションと大規模データ収集によって実現されている。
しかし、このスケーリング能力は、労働集約的な手作業の監視に依存しているため、いまだにボトルネックになっている。
実装ポリシーを自律的に構築するための LLM エージェントの能力を評価するベンチマークである textscEmboCoach-Bench を紹介する。
論文 参考訳（メタデータ） (2026-01-29T11:33:49Z) - Using the Abstract Computer Architecture Description Language to Model
AI Hardware Accelerators [77.89070422157178]
AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。
抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。
本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
論文 参考訳（メタデータ） (2024-01-30T19:27:16Z) - Evaluating Emerging AI/ML Accelerators: IPU, RDU, and NVIDIA/AMD GPUs [14.397623940689487]
Graphcore Intelligence Processing Unit (IPU)、Sambanova Reconfigurable Dataflow Unit (RDU)、拡張GPUプラットフォームについてレビューする。
この研究は、これらの商用AI/MLアクセラレータの予備評価と比較を提供する。
論文 参考訳（メタデータ） (2023-11-08T01:06:25Z) - ProAgent: From Robotic Process Automation to Agentic Process Automation [87.0555252338361]
LLM(Large Language Models)は、人間のような知性を持つ言語である。
本稿では,ALMをベースとしたエージェントを用いた高度な自動化のための基盤的自動化パラダイムであるエージェントプロセス自動化(APA)を紹介する。
そして、人間の指示を駆使し、特殊エージェントの調整によって複雑な決定を下すように設計されたエージェントであるProAgentをインスタンス化する。
論文 参考訳（メタデータ） (2023-11-02T14:32:16Z) - GPT4AIGChip: Towards Next-Generation AI Accelerator Design Automation via Large Language Models [20.844806635710526]
GPT4AIGChipは、人間の自然言語を活用してAIアクセラレータ設計を民主化するためのフレームワークである。
この研究は、LLMを利用した自動AIアクセラレータ生成のための効果的なパイプラインを初めて実証したものだ。
論文 参考訳（メタデータ） (2023-09-19T16:14:57Z) - SATAY: A Streaming Architecture Toolflow for Accelerating YOLO Models on
FPGA Devices [48.47320494918925]
この作業は、超低レイテンシアプリケーションのために、最先端のオブジェクト検出モデルをFPGAデバイスにデプロイする際の課題に対処する。
YOLOアクセラレータにはストリーミングアーキテクチャ設計を採用しており、チップ上で完全なモデルを深くパイプライン化して実装しています。
データフロー方式でYOLOモデルの動作をサポートする新しいハードウェアコンポーネントを導入し、オンチップメモリリソースの制限に対処するために、オフチップメモリバッファリングを導入する。
論文 参考訳（メタデータ） (2023-09-04T13:15:01Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。