Fugu-MT 論文翻訳(概要): LP5X-PIM Sim: A High-Fidelity HW/SW Integrated Simulator for LPDDR5X-PIM

論文の概要: LP5X-PIM Sim: A High-Fidelity HW/SW Integrated Simulator for LPDDR5X-PIM

arxiv url: http://arxiv.org/abs/2606.00636v1
Date: Sat, 30 May 2026 09:22:47 GMT
ステータス: 翻訳完了
システム内更新日: 2026-06-02 21:34:28.567994
Title: LP5X-PIM Sim: A High-Fidelity HW/SW Integrated Simulator for LPDDR5X-PIM
Title（参考訳）: LP5X-PIM Sim:LDDDR5X-PIM用高忠実HW/SW統合シミュレータ
Abstract要約: この技術ノートにはSamsung Electronicsが開発したPDDR5X-PIMシミュレータのアーキテクチャと実行結果が記載されている。 LPDDR5X-PIMブロックのハードウェアデータパスとソフトウェア制御層の両方の高忠実度モデルを提供する。
参考スコア（独自算出の注目度）: 1.5135390271365876
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: This tech note describes the architecture and execution results of the LPDDR5X-PIM simulator, developed by Samsung Electronics. Based on the latest research and internal specifications, the simulator provides a high-fidelity model of both the hardware data paths and the software control layers of the LPDDR5X-PIM block. This integrated hardware-software simulation approach enables precise evaluation of system performance and energy efficiency while maximizing PIM resource utilization. We have refined existing simulation frameworks to align with actual hardware implementation, ensuring consistent behavioral accuracy. Further technical details regarding the specific architecture and circuit design of the LPDDR5X-PIM will be disclosed in future publications
Abstract（参考訳）: この技術ノートにはSamsung Electronicsが開発したPDDR5X-PIMシミュレータのアーキテクチャと実行結果が記載されている。最新の研究と内部仕様に基づいて、シミュレータはLPDDR5X-PIMブロックのハードウェアデータパスとソフトウェア制御層の両方の高忠実度モデルを提供する。この統合ハードウェア・ソフトウェアシミュレーション手法は,PIM資源利用を最大化しつつ,システム性能とエネルギー効率の正確な評価を可能にする。既存のシミュレーションフレームワークを改良し、実際のハードウェア実装と整合し、一貫した動作精度を確保しました。 LPDDR5X-PIMの具体的なアーキテクチャと回路設計に関するさらなる技術的詳細は、今後の発表で公表される。

関連論文リスト

AI-Driven Surrogate Models for Predicting Electrode-Scale Discharge Behavior in Lithium-Ion Batteries [47.27974914502511]
本研究では,Swin3D Transformerに基づくディープラーニングサロゲートパイプラインを導入し,データから直接放電ダイナミクスを予測する。提案手法は計算オーバーヘッドを桁違いに削減し,高スループットバッテリー設計と最適化のためのスケーラブルで効率的なフレームワークを提供する。
論文参考訳（メタデータ） (2026-07-22T09:10:48Z)
UniLab: A Heterogeneous Architecture for Robot RL Beyond GPU-Dominant Paradigms [68.40808444348735]
シミュレーション支配型ロボット制御では、どのプロセッサが物理を実行するかではなく、シミュレーションスループット、ポリシー学習、実行時同期が効率的なエンドツーエンドループを形成するかどうかが重要な問題である。データ移動、バッファリング、同期のための統一ランタイムを通じて、GPUポリシー更新からCPU並列シミュレーションを分離する、異種CPU常駐/GPU学習アーキテクチャであるUniLabを提案する。
論文参考訳（メタデータ） (2026-05-28T17:53:50Z)
ODIN-Based CPU-GPU Architecture with Replay-Driven Simulation and Emulation [3.1001376169814656]
CPUとGPUテクノロジの統合は、現代のAIとグラフィックワークロードにとって重要な実現方法である。本稿では、CPUサブシステム、複数のXe GPUコア、ネットワークオンチップ(NoC)の統合時に開発されたリプレイ駆動型検証手法を提案する。単一の設計データベースを使用してシミュレーションとエミュレーションの両方で決定論的波形のキャプチャと再生を活用することで、複雑なGPUワークロードとプロトコルシーケンスをシステムレベルで確実に再現することができる。
論文参考訳（メタデータ） (2026-03-17T17:16:41Z)
NeuroScalar: A Deep Learning Framework for Fast, Accurate, and In-the-Wild Cycle-Level Performance Prediction [18.863968099669364]
本稿では,生産ハードウェア上での高忠実なインザワイルドシミュレーションのための新しいディープラーニングフレームワークを提案する。我々のコアコントリビューションは、仮説プロセッサ設計のためのサイクルレベルの性能を予測するために、マイクロアーキテクチャに依存しない機能に基づいて訓練されたDLモデルである。このフレームワークは,大規模なハードウェアA/Bテストと正確な性能解析を可能にすることを実証する。
論文参考訳（メタデータ） (2025-09-26T14:36:06Z)
MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [30.305211001929496]
大きな言語モデル(LLM)は2.5Dに拡張することを約束している。 LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
論文参考訳（メタデータ） (2025-08-08T05:47:31Z)
AnalogCoder-Pro: Unifying Analog Circuit Generation and Optimization via Multi-modal LLMs [40.14708895187017]
本稿では,多モーダル大規模言語モデル(LLM)フレームワークであるAnalogCoder-Proについて述べる。このフレームワークは、シミュレーションエラーメッセージと波形画像を使って自動で設計エラーを補正するマルチモーダルな診断・修復フィードバックループを備えている。 13種類の回路を網羅したベンチマークスイートで、AnalogCoder-Proは28個の回路を設計し、既存のLCMベースの手法よりも一貫して性能を向上した。
論文参考訳（メタデータ） (2025-08-04T15:25:48Z)
chemtrain-deploy: A parallel and scalable framework for machine learning potentials in million-atom MD simulations [0.6240840318920522]
本稿では,MDシミュレーションにおけるLAMMPSのモデル非依存展開を可能にするフレームワークであるChemtrain-deployを提案する。 Chemtrain-deployはJAX定義の半局所ポテンシャルをサポートし、ユーザーはLAMMPSの機能を利用することができる。最先端の効率を実現し、数百万の原子を含むシステムにスケールする。
論文参考訳（メタデータ） (2025-06-04T15:19:26Z)
AEQUAM: Accelerating Quantum Algorithm Validation through FPGA-Based Emulation [0.46873264197900916]
AEQUAMは、より高速でアクセスしやすい量子回路検証を可能にするツールチェーンである。 OpenQASM 2.0をRISCライクな命令に変換するコンパイラと、数値表現とシミュレート回路を選択するCythonソフトウェアモデルと、FPGAベースのハードウェアエミュレータ用のRTL記述を生成するVHDLジェネレータで構成される。
論文参考訳（メタデータ） (2025-06-01T14:17:23Z)
Phantora: Maximizing Code Reuse in Simulation-based Machine Learning System Performance Estimation [13.326000659635378]
Phantoraは、機械学習トレーニングワークロードのパフォーマンス見積のための、ハイブリッドGPUクラスタシミュレータである。 MLフレームワークのソースコードをシミュレーションで直接再利用することが可能で、再実装の必要がなくなる。 Phantoraは最先端のトレーニングフレームワークを3つサポートしている。
論文参考訳（メタデータ） (2025-05-02T22:36:24Z)
A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
論文参考訳（メタデータ） (2024-09-23T11:16:46Z)
Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators [77.89070422157178]
AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
論文参考訳（メタデータ） (2024-01-30T19:27:16Z)
Achieving 100X faster simulations of complex biological phenomena by coupling ML to HPC ensembles [47.44377051031385]
ML駆動HPCシミュレーションシナリオのプロトタイプのためのツールであるDeepDriveMDを紹介します。 ML駆動のアンサンブルベースのアプリケーションの科学的性能の向上を定量化するために使用します。
論文参考訳（メタデータ） (2021-04-10T15:52:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。