論文の概要: ZK-Flex: A Flexible and Scalable Framework for Accelerating Zero-Knowledge Proofs
- arxiv url: http://arxiv.org/abs/2606.03046v1
- Date: Tue, 02 Jun 2026 02:30:04 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-06-03 22:00:04.698391
- Title: ZK-Flex: A Flexible and Scalable Framework for Accelerating Zero-Knowledge Proofs
- Title（参考訳）: ZK-Flex:ゼロ知識証明を加速するフレキシブルでスケーラブルなフレームワーク
- Authors: Adiwena Putra, Cuong Manh Duong, Anh Quang Pham, Joo-Young Kim,
- Abstract要約: ZKPは、証明者がプライベートデータを公開することなく、計算正当性を検証することを可能にする。
証明生成は非常に計算集約的である。
ZK-Flexは、ZKPを加速するための柔軟なスケーラブルでハードウェア対応のフレームワークである。
5倍から11倍のスピードアップと3.8倍の面積効率を実現している。
- 参考スコア（独自算出の注目度）: 1.677021230191566
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Zero-knowledge proofs (ZKP) allows a prover to convince a verifier of computational correctness without revealing private data, ensuring both privacy and verifiability. However, proof generation is highly compute-intensive, dominated by polynomial (POLY) and elliptic-curve (EC) operations. These workloads pose two key challenges for hardware acceleration: (1) efficiently supporting diverse large-precision modular multiplications, and (2) maintaining high utilization across workloads that dynamically shift between POLY and EC stages. Existing reconfigurable accelerators address these issues only partially, remaining limited in precision scalability, algorithmic flexibility, and resource efficiency. To overcome these limitations, we propose ZK-Flex, a flexible and scalable software-hardware co-designed framework for accelerating ZKP proof generation. The software layer incorporates POLY and EC optimizers that reduce computation through hardware- and workload-aware algorithmic choices, while the hardware integrates TCore, a Toom-Cook-based multi-precision core with a flexible NoC and a linked-list memory mechanism that improves parallelism under limited memory capacity. Across representative ZKP benchmarks, ZK-Flex achieves 5 to 11 times speedup and up to 3.8 times higher area efficiency over the state of the art, establishing a new foundation for high-performance, reconfigurable ZKP acceleration.
- Abstract（参考訳）: Zero-knowledge proofs (ZKP) は、証明者がプライベートデータを公開することなく、計算正当性を検証者に納得させ、プライバシと検証性の両方を保証する。
しかし、証明生成は非常に計算集約的で、多項式(POLY)と楕円曲線(EC)演算が支配的である。
これらのワークロードは、ハードウェアアクセラレーションに2つの重要な課題をもたらす。1) 多様な大規模モジュール型乗算を効率的にサポートし、2) POLYとECステージを動的にシフトするワークロード間で高い利用率を維持する。
既存の再構成可能なアクセラレータは、これらの問題に部分的にのみ対処し、精度のスケーラビリティ、アルゴリズムの柔軟性、リソース効率に制限されている。
これらの制限を克服するために,ZKP証明生成を高速化する,柔軟でスケーラブルなソフトウェアハードウェアの共同設計フレームワークであるZK-Flexを提案する。
ソフトウェアレイヤには、ハードウェアとワークロードを意識したアルゴリズム選択による計算を削減できるPOLYとECオプティマイザが組み込まれており、ハードウェアにはTCore、Toom-Cookベースのマルチ精度コア、柔軟なNoC、メモリ容量制限下で並列性を改善するリンクリストメモリ機構が組み込まれている。
代表的なZKPベンチマーク全体では、ZK-Flexは5倍から11倍のスピードアップを実現し、最先端よりも3.8倍高い領域効率を実現し、高性能で再構成可能なZKPアクセラレーションのための新しい基盤を確立している。
関連論文リスト
- OScaR: The Occam's Razor for Extreme KV Cache Quantization in LLMs and Beyond [50.440302567029654]
マルチモーダルインテリジェンスにより、Key-Valueキャッシュは効率的なデプロイメントのための主要なメモリボトルネックとなった。
本研究では、チャネルごとの量子化パラダイムの本質的な限界を再考する。
X-LLMのための高精度かつ軽量なKVキャッシュ圧縮フレームワークOScaRを提案する。
論文 参考訳（メタデータ） (2026-05-19T10:53:03Z) - A KL Lens on Quantization: Fast, Forward-Only Sensitivity for Mixed-Precision SSM-Transformer Models [9.31160191200499]
エッジデバイス上の大規模言語モデル(LLM)は、計算とメモリの厳しい制約に直面している。
量子化誘起劣化に最も敏感なハイブリッドSSM-トランスフォーマーコンポーネントを同定するための,軽量でバックプロパゲーションフリーなサロゲート型感度分析フレームワークを提案する。
論文 参考訳（メタデータ） (2026-04-15T03:40:30Z) - OpenACMv2: An Accuracy-Constrained Co-Optimization Framework for Approximate DCiM [12.339184350839451]
Digital Compute-in-Memory (DCiM)は、データ移動を減らすことでニューラルネットワークを加速する。
DCiMは、PPA(Power-Performance-Area)をさらに改善するが、精度に制約のあるコ最適化を必要とする。
2段階最適化によりACCOを運用するオープンフレームワークOpenACMv2を提案する。
論文 参考訳（メタデータ） (2026-03-13T14:50:52Z) - AdaFuse: Accelerating Dynamic Adapter Inference via Token-Level Pre-Gating and Fused Kernel Optimization [84.25316984309725]
動的スパース構造とパラメータ効率のよいアダプタ(例えばLoRA)の統合は、大規模言語モデル(LLM)を拡張するための強力な技術である。
計算負荷は最小限に抑えられるが、計算のレイテンシが急上昇し、復号速度が2.5倍以上遅くなる。
AdaFuseはアルゴリズムと基盤となるハードウェアシステムとの緊密な協調設計に基づいて構築されたフレームワークで、効率的な動的アダプタ実行を実現する。
論文 参考訳（メタデータ） (2026-03-12T12:46:42Z) - Dynamic Expert Quantization for Scalable Mixture-of-Experts Inference [2.649774320778185]
我々は、専門家の精度を第一級、動的に管理されるリソースとして扱うランタイムシステムDynaExqを提案する。
我々は,DynaExqが5090とA6000のGPU上で大きなLLMをデプロイし,静的な低精度ベースラインに対して最大4.03ポイントの精度向上を実現していることを示す。
論文 参考訳（メタデータ） (2025-11-19T01:27:54Z) - PT$^2$-LLM: Post-Training Ternarization for Large Language Models [52.4629647715623]
大きな言語モデル(LLM)は、様々なタスクにまたがる印象的な機能を示しているが、その大きなメモリと計算能力は、デプロイメントを妨げている。
PT$2$-LLMを提案する。
その中核は2段精製パイプラインを備えた非対称3次量子化器である。
論文 参考訳（メタデータ） (2025-09-27T03:01:48Z) - QuartDepth: Post-Training Quantization for Real-Time Depth Estimation on the Edge [55.75103034526652]
ASIC のハードウェアアクセラレーションによる MDE モデルの定量化を後学習量子化に応用した QuartDepth を提案する。
提案手法では,重みとアクティベーションの両方を4ビット精度で定量化し,モデルサイズと計算コストを削減する。
我々は、カーネル融合とカスタマイズされた命令プログラム性をサポートすることにより、フレキシブルでプログラム可能なハードウェアアクセラレータを設計する。
論文 参考訳（メタデータ） (2025-03-20T21:03:10Z) - CiFHER: A Chiplet-Based FHE Accelerator with a Resizable Structure [5.0817812294893]
ホモモルフィック暗号化(FHE)は、プライバシに対する決定的な解決策であるが、FHEの高い計算オーバーヘッドは、その実践的な採用に挑戦する。
本稿では,チップレットをベースとしたFHE加速器であるCiFHERを提案する。
本研究では、多数のコンパクトチップレットからなるCiFHERパッケージが、最先端のモノリシックASICアクセラレータに匹敵する性能を提供することを示した。
論文 参考訳（メタデータ） (2023-08-09T11:41:56Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。