論文の概要: Scalable On-Hardware Training of Quantum Neural Networks and Application to Clinical Data Imputation

• arxiv url: http://arxiv.org/abs/2606.03517v1
• Date: Tue, 02 Jun 2026 11:38:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-03 22:00:04.973419
• Title: Scalable On-Hardware Training of Quantum Neural Networks and Application to Clinical Data Imputation
• Title（参考訳）: 量子ニューラルネットワークのスケーラブルオンハードウェアトレーニングと臨床データインプットへの応用
• Authors: Natansh Mathur, Panagiotis Kl. Barkoutsos, Masako Yamada, Martin Roetteler, Iordanis Kerenidis,
• Abstract要約: 量子ハードウェア上での量子ニューラルネットワーク(QNN)のトレーニングは現在、推定コストによってボトルネックになっている。 我々は、このコストを量子ビット数で対数的に削減するトレーニングフレームワークを導入する。 MIMIC-III電子健康記録データセットを用いて臨床データ計算の枠組みを検証した。
• 参考スコア（独自算出の注目度）: 0.6524460254566903
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Training quantum neural networks (QNNs) on quantum hardware is currently bottlenecked by the cost of gradient estimation: standard parameter-shift methods require a number of circuit evaluations that grows quadratically with the number of trainable parameters, making hardware-based optimisation impractical beyond small system sizes. In this work, we introduce a training framework that reduces this cost to logarithmic in the number of qubits, making gradient-based QNN optimisation feasible on near-term hardware at increasing scales. Our framework combines three co-designed ingredients: (i) a structured, subspace-preserving Butterfly circuit architecture with $O(n \log n)$ parameters and logarithmic depth; (ii) a layer-wise training strategy that confines on-hardware optimisation to one small, well-structured layer at a time; and (iii) a parallelised parameter-shift rule that exploits the commuting structure within each Butterfly layer to extract all gradients in a constant number of circuit executions. Together these reduce the number of distinct circuit evaluations per optimisation step from $O(n^2)$ to $O(\log n)$. We validate the framework on clinical data imputation using the MIMIC-III electronic health record dataset, a demanding benchmark sensitive to optimisation instability and model variance. Hybrid classical-quantum models are trained directly on IonQ Forte Enterprise trapped-ion hardware at 16 qubits without performance degradation relative to ideal or noisy simulation and via tensor-network simulation at 32 qubits, with 32-qubit inference executed on hardware. The resulting models match or exceed strong classical neural baselines in downstream patient survival prediction while exhibiting reduced variance across runs, demonstrating that the proposed framework enables practical, scalable QNN training under realistic hardware constraints.
• Abstract（参考訳）: 量子ハードウェア上での量子ニューラルネットワーク(QNN)のトレーニングは現在、勾配推定のコストによってボトルネックになっている。 本研究では,量子ビット数の対数化に要するコストを削減するためのトレーニングフレームワークを提案する。 私たちのフレームワークは3つの共同設計の材料を組み合わせています。 (i)$O(n \log n)$パラメータと対数深さを持つ構造付きサブスペース保存バタフライ回路アーキテクチャ (II)オンハードウエアの最適化を一度に1つの小さな、よく構造化されたレイヤーに限定するレイヤワイドトレーニング戦略 3) 各バタフライ層内の通勤構造を利用して、一定数の回路実行においてすべての勾配を抽出するパラレル化パラメータシフト規則。 これにより、最適化ステップ毎に異なる回路評価の回数を$O(n^2)$から$O(\log n)$に削減する。 本研究はMIMIC-III電子健康記録データセットを用いて臨床データ計算の枠組みを検証した。 ハイブリッド古典量子モデルは、16キュービットのIonQ Forte Enterpriseトラップイオンハードウェア上で、理想または雑音のシミュレーションと32キュービットのテンソルネットワークシミュレーションによる性能劣化なしに直接訓練され、ハードウェア上で32キュービットの推論が実行される。 提案したフレームワークは,現実的なハードウェア制約下での実践的かつスケーラブルなQNNトレーニングを可能にすることを実証した。

関連論文リスト

• QB-LIF: Learnable-Scale Quantized Burst Neurons for Efficient SNNs [18.0608697536269]
  量子化されたBurst-LIFニューロンは、学習可能なスケールで膜電位の飽和均一な量子化としてバーストスパイクを再構成する。 QB-LIFはバイナリと固定バーストSNNを一貫して上回り、超低レイテンシで高い精度を達成する。
  論文  参考訳（メタデータ） (2026-04-28T14:18:53Z)
• In-memory Training on Analog Devices with Limited Conductance States via Multi-tile Residual Learning [59.091567092071564]
  インメモリトレーニングは通常、デジタルベースラインに合わせて少なくとも8ビットのコンダクタンス状態を必要とする。 ReRAMのような多くの有望な中間デバイスは、製造制約のため、約4ビットの解像度しか提供しない。 本稿では,残差を補うために複数のクロスバータイルを逐次学習する語彙学習フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-10-02T19:44:25Z)
• Synaptic metaplasticity with multi-level memristive devices [1.5598974049838272]
  推論とトレーニングの両方において,メタ塑性を実現するためのメムリスタベースのハードウェアソリューションを提案する。 MNISTとFashion-MNISTの連続トレーニングにおいて,2層パーセプトロンの精度は97%,86%であった。 我々のアーキテクチャは、mmristorの制限された耐久性と互換性があり、メモリは15倍削減されている。
  論文  参考訳（メタデータ） (2023-06-21T09:40:25Z)
• Efficient Implementation of a Multi-Layer Gradient-Free Online-Trainable Spiking Neural Network on FPGA [0.31498833540989407]
  ODESAは、グラデーションを使わずに、エンド・ツー・エンドの多層オンラインローカル教師ありトレーニングを行う最初のネットワークである。 本研究は,ネットワークアーキテクチャと重みとしきい値のオンライントレーニングを,大規模ハードウェア上で効率的に実施可能であることを示す。
  論文  参考訳（メタデータ） (2023-05-31T00:34:15Z)
• Biologically Plausible Learning on Neuromorphic Hardware Architectures [27.138481022472]
  ニューロモルフィックコンピューティング(Neuromorphic Computing)は、アナログメモリの計算によってこの不均衡に直面している新興パラダイムである。 この研究は、異なる学習アルゴリズムがCompute-In-Memoryベースのハードウェアに与える影響を初めて比較し、その逆も行った。
  論文  参考訳（メタデータ） (2022-12-29T15:10:59Z)
• Intelligence Processing Units Accelerate Neuromorphic Learning [52.952192990802345]
  スパイキングニューラルネットワーク(SNN)は、エネルギー消費と遅延の観点から、桁違いに改善されている。 我々は、カスタムSNN PythonパッケージsnnTorchのIPU最適化リリースを提示する。
  論文  参考訳（メタデータ） (2022-11-19T15:44:08Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Efficient Micro-Structured Weight Unification and Pruning for Neural Network Compression [56.83861738731913]
  ディープニューラルネットワーク(DNN)モデルは、特にリソース制限されたデバイスにおいて、実用的なアプリケーションに不可欠である。 既往の非構造的あるいは構造化された重量刈り法は、推論を真に加速することはほとんど不可能である。 ハードウェア互換のマイクロ構造レベルでの一般化された重み統一フレームワークを提案し,高い圧縮と加速度を実現する。
  論文  参考訳（メタデータ） (2021-06-15T17:22:59Z)
• GradInit: Learning to Initialize Neural Networks for Stable and Efficient Training [59.160154997555956]
  ニューラルネットワークを初期化するための自動化およびアーキテクチャ手法であるgradinitを提案する。 各ネットワーク層の分散は、SGDまたはAdamの単一ステップが最小の損失値をもたらすように調整される。 また、学習率のウォームアップを伴わずに、オリジナルのPost-LN Transformerを機械翻訳用にトレーニングすることもできる。
  論文  参考訳（メタデータ） (2021-02-16T11:45:35Z)
• Hybrid In-memory Computing Architecture for the Training of Deep Neural Networks [5.050213408539571]
  ハードウェアアクセラレータ上でのディープニューラルネットワーク(DNN)のトレーニングのためのハイブリッドインメモリコンピューティングアーキテクチャを提案する。 HICをベースとしたトレーニングでは,ベースラインに匹敵する精度を達成するために,推論モデルのサイズが約50%小さくなることを示す。 シミュレーションの結果,HICをベースとしたトレーニングにより,PCMの耐久限界のごく一部に,デバイスによる書き込みサイクルの回数を自然に確保できることがわかった。
  論文  参考訳（メタデータ） (2021-02-10T05:26:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。