論文の概要: Running hardware-aware neural architecture search on embedded devices under 512MB of RAM

• arxiv url: http://arxiv.org/abs/2606.14824v1
• Date: Fri, 12 Jun 2026 13:28:49 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-16 16:21:32.260884
• Title: Running hardware-aware neural architecture search on embedded devices under 512MB of RAM
• Title（参考訳）: 512MBのRAMで組み込みデバイス上でハードウェアを意識したニューラルアーキテクチャサーチを実行する
• Authors: Andrea Mattia Garavagno, Edoardo Ragusa, Paolo Gastaldo, Antonio Frisoli,
• Abstract要約: 提案したHW NASは、ローエンドマイクロコントローラユニット(MCU)をターゲットにした小さな畳み込みニューラルネットワーク(CNN)を生成する。 ゲートウェイは、外部サーバを使わずに、取得したデータ上のCNNのアーキテクチャをカスタマイズして、プライバシを確保することができる。 この技術は、標準的なTinyMLベンチマークであるVisual Wake Wordデータセット上で、複数の組み込みデバイス上での人間の認識タスクの最先端の結果を達成する。
• 参考スコア（独自算出の注目度）: 3.194506701615343
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: This document proposes a novel approach to hardware-aware neural architecture search (HW NAS) that considers the resources available on the computing platform running it, enabling its execution on various embedded devices. The presented HW NAS produces tiny convolutional neural networks (CNNs) targeting low-end microcontroller units (MCUs), typically involved in the Internet of Things (IoT) or wearable robotics, opening new use cases. A gateway could run it to tailor CNNs' architecture on the acquired data without using external servers, ensuring privacy. The proposed technique achieves state-of-the-art results in the human-recognition tasks on the Visual Wake Word dataset, a standard TinyML benchmark, on several embedded devices.
• Abstract（参考訳）: 本論文では,ハードウェア対応型ニューラルネットワークサーチ(HW NAS)の新たなアプローチを提案する。 紹介されたHW NASは、IoT(Internet of Things)やウェアラブルロボティクスに関わるローエンドのマイクロコントローラユニット(MCU)をターゲットにした、小さな畳み込みニューラルネットワーク(CNN)を生成し、新たなユースケースを開拓する。 ゲートウェイは、外部サーバを使わずに、取得したデータ上のCNNのアーキテクチャをカスタマイズして、プライバシを確保することができる。 提案手法は、標準的なTinyMLベンチマークであるVisual Wake Wordデータセット上で、複数の組み込みデバイス上での人間の認識タスクの最先端結果を実現する。

関連論文リスト

• An affordable hardware-aware neural architecture search for deploying convolutional neural networks on ultra-low-power computing platforms [3.1945067016153437]
  ハードウェア対応のニューラルネットワークサーチ(HW-NAS)により、マイクロコントローラデバイスへの畳み込みニューラルネットワーク(CNN)の統合が可能になる。 この研究は、超低消費電力マイクロコントローラ上で動作可能な小さなCNNを生成するHW-NASを提示する。
  論文  参考訳（メタデータ） (2026-06-15T06:51:53Z)
• NNsight and NDIF: Democratizing Access to Open-Weight Foundation Model Internals [58.83169560132308]
  NNsightとNDIFを導入し、非常に大きなニューラルネットワークによって学習された表現と計算の科学的研究を可能にする。
  論文  参考訳（メタデータ） (2024-07-18T17:59:01Z)
• Multi-objective Differentiable Neural Architecture Search [58.67218773054753]
  我々は,ユーザの好みをトレードオフ性能やハードウェアメトリクスにエンコードするNASアルゴリズムを提案する。 提案手法は,既存のMOO NAS手法を,定性的に異なる検索空間やデータセットの広い範囲で性能良くする。
  論文  参考訳（メタデータ） (2024-02-28T10:09:04Z)
• MicroNAS: Memory and Latency Constrained Hardware-Aware Neural Architecture Search for Time Series Classification on Microcontrollers [3.0723404270319685]
  我々は、資源制約型マイクロコントローラ(MCU)における時系列分類問題を解決するために、差別化可能なニューラルネットワーク探索(DNAS)の概念を適用した。 ドメイン固有のHW-NASシステムであるMicroNASを導入し、DNAS、ルックアップテーブル、動的畳み込み、MCUの時系列分類に特化して設計された新しい検索空間を提案する。 異なるMCUと標準ベンチマークデータセットの研究により、MicroNASは、最先端のデスクトップモデルに近いパフォーマンス(F1スコア)を達成するMCUに適したアーキテクチャを見つけることを示した。
  論文  参考訳（メタデータ） (2023-10-27T06:55:15Z)
• Search-time Efficient Device Constraints-Aware Neural Architecture Search [6.527454079441765]
  コンピュータビジョンや自然言語処理といったディープラーニング技術は、計算コストが高く、メモリ集約的です。 ニューラルアーキテクチャサーチ(NAS)によるデバイス制約に最適化されたタスク固有のディープラーニングアーキテクチャの構築を自動化する。 本稿では,エッジデバイス制約を組み込んだ高速ニューラルネットワークアーキテクチャ探索の原理的手法であるDCA-NASを提案する。
  論文  参考訳（メタデータ） (2023-07-10T09:52:28Z)
• Colab NAS: Obtaining lightweight task-specific convolutional neural networks following Occam's razor [1.6309682969263486]
  ColabNASは、タスク固有のCNNを生成するための安価なハードウェア対応ニューラルネットワークサーチ(HW NAS)技術である。 オッカムのカミソリにインスパイアされた、新しいデリバティブフリー検索戦略は、Visual Wake Wordデータセットで最先端の結果を得ることができる。
  論文  参考訳（メタデータ） (2022-12-15T10:23:32Z)
• MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
  ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。 ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
  論文  参考訳（メタデータ） (2022-05-25T11:08:20Z)
• MicroNets: Neural Network Architectures for Deploying TinyML Applications on Commodity Microcontrollers [18.662026553041937]
  リソース制約付きマイクロコントローラ(MCU)による機械学習は、IoT(Internet of Things)のアプリケーション領域を大幅に拡大することを約束する TinyMLは、ディープニューラルネットワーク推論が大きな計算とメモリの予算を必要とするため、深刻な技術的課題を提示している。 ニューラルネットワークサーチ(NAS)は、厳密なMCUメモリ、レイテンシ、エネルギー制約を満たす正確なMLモデルの設計を支援する。
  論文  参考訳（メタデータ） (2020-10-21T19:39:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。