Fugu-MT 論文翻訳(概要): AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

論文の概要: AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

arxiv url: http://arxiv.org/abs/2606.17461v1
Date: Tue, 16 Jun 2026 03:22:54 GMT
ステータス: 翻訳完了
システム内更新日: 2026-06-17 17:15:32.240334
Title: AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting
Title（参考訳）: AUTOGATE:Toggling-Aware LLMベースのRTL書き換えによる自動クロックゲーティング
Authors: Yiting Wang, Chenhui Deng, Chia-Tung Ho, Yanqing Zhang, Zhuo Feng, Cunxi Yu, Ang Li, Gang Qu, Brucek Khailany,
Abstract要約: 本稿では,産業レベルのRTL電力最適化のための最初のエージェントフレームワークであるAUTOGATEを紹介する。本稿では、波形レベルの解析とRTL書き換えを橋渡しする機械学習(ML)-LLM共同設計を提案する。 AUTOGATEはベースラインに対する動的パワーを一貫して減少させることを示す。
参考スコア（独自算出の注目度）: 17.55906131128768
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Fine-grain clock gating (FGCG) is among the most effective techniques for reducing dynamic power, yet current FGCG optimization flows remain largely manual. Recent LLM-based RTL optimization approaches remain limited by two key drawbacks: (1) the inability to process long waveform traces spanning millions of cycles, and (2) the difficulty of scaling optimization to large hierarchical codebases while preserving correctness. In this work, we present AUTOGATE, the first agentic framework for industry-grade RTL power optimization, enabling workload-aware clock-gating optimization across large hierarchical codebases. AUTOGATE introduces a Machine Learning (ML)-LLM co-design that bridges waveform-level analysis and RTL rewriting. Specifically, we design an ML-based clustering algorithm that distills raw toggling traces into compact, structured representations that guide LLM-based RTL rewriting. This enables accurate identification and application of clock-gating opportunities without requiring LLMs to directly process raw waveform data. To enhance scalability, AUTOGATE employs a hierarchical multi-agent architecture that decomposes large designs into independently optimizable modules, enabling coordinated optimization across deep design hierarchies. We evaluate AUTOGATE on a diverse set of designs ranging from small RTL designs to large industrial-grade codebases. Experimental results show that AUTOGATE consistently reduces dynamic power relative to baselines. Across the small-design suite, AUTOGATE reduces dynamic power by 49.31% on average. On industry-scale designs, it achieves 19.34% and 7.96% dynamic power reductions on NVDLA and BlackParrot, respectively, and up to 6.86% on highly optimized proprietary production designs.
Abstract（参考訳）: ファイングラインクロックゲーティング(FGCG)は、動的電力削減に最も効果的な手法であるが、現在のFGCG最適化フローは手動のままである。最近のLLMベースのRTL最適化手法は,(1) 数百万サイクルにわたる長い波形トレースを処理できないこと,(2) 正確性を保ちながら大規模な階層コードベースに最適化を拡張できないこと,の2つの欠点によって制限されている。本研究では,産業レベルのRTL電力最適化のための最初のエージェントフレームワークであるAUTOGATEについて述べる。 AUTOGATEは、波形レベルの解析とRTL書き換えを橋渡しする機械学習(ML)-LLMの共設計を導入した。具体的には、MLベースのクラスタリングアルゴリズムを設計し、生のトグルリングトレースをLLMベースのRTL書き換えをガイドするコンパクトな構造化表現に蒸留する。これにより、LLMが生波形データを直接処理する必要なく、正確なクロックゲーティング機会の識別と適用が可能になる。スケーラビリティを高めるため、AUTOGATEは階層的なマルチエージェントアーキテクチャを採用し、大きな設計を独立に最適化可能なモジュールに分解し、深い設計階層をまたいだ協調最適化を可能にする。我々は,小型のRTL設計から大規模産業用コードベースに至るまで,多種多様な設計でAUTOGATEを評価した。実験結果から,AUTOGATEはベースラインに対する動的パワーを一貫して低下させることがわかった。小型設計スイート全体では、AUTOGATEは動的パワーを平均49.31%削減している。業界規模の設計では、NVDLAとBlackParrotでそれぞれ19.34%と7.96%、高度に最適化されたプロプライエタリな設計で6.86%の動的電力削減を実現している。

関連論文リスト

FrontierOR: Benchmarking LLMs' Capacity for Efficient Algorithm Design in Large-Scale Optimization [61.43300970020897]
大規模言語モデル(LLM)は、最適化モデリングとソルバコード生成にますます使われている。既存のベンチマークは、実際のスケールと複雑さよりもはるかに低い、小さな、あるいは単純化された例に限られている。現実的な大規模最適化問題に対して,LLMに基づく効率的なアルゴリズム設計を評価するための最初のベンチマークとしてFrontierORを紹介した。
論文参考訳（メタデータ） (2026-05-24T20:10:42Z)
A2DEPT: Large Language Model-Driven Automated Algorithm Design via Evolutionary Program Trees [8.49373236378493]
大規模言語モデル(LLM)に基づく自動ヒューリスティックデザイン(AHD)は、人間の介入を最小限に抑えて、自律的にコンポーネントを生成することを約束している。剛性テンプレートを超えたオープンエンドソルバを実現するために,A2DEPT(Automated Evolutionary Program Trees)を提案する。 A2DEPTは、ハイブリッド選択と階層演算子による木構造進化探索を通じて広大なプログラム空間を探索し、完全なアルゴリズムを反復的に洗練することができる。
論文参考訳（メタデータ） (2026-04-27T05:07:10Z)
HYPERHEURIST: A Simulated Annealing-Based Control Framework for LLM-Driven Code Generation in Optimized Hardware Design [0.0]
大規模言語モデル(LLM)は、レジスタ転送レベル(RTL)ハードウェア設計を作成するための有望な進歩を示している。しかし、単一ショットのLLM生成は、機能的に正しい設計と電力効率の両方を一貫して作るのに苦労している。本稿では,LLM生成RTLを最終設計ではなく中間候補として扱うシミュレーションアニーリングに基づく制御フレームワークであるHYPERHEURISTを提案する。
論文参考訳（メタデータ） (2026-04-17T02:39:20Z)
Rethinking LLM-Driven Heuristic Design: Generating Efficient and Specialized Solvers via Dynamics-Aware Optimization [21.449921296295884]
本研究では,コンバージェンス・アウェア・ヒューリスティックス(DASH, Dynamics-Aware Heuristics)を提案する。 DASHは、さまざまな問題スケールにわたる最先端のベースラインのソリューション品質を越えながら、ランタイム効率を3倍以上改善します。
論文参考訳（メタデータ） (2026-01-14T05:06:42Z)
A New Benchmark for the Appropriate Evaluation of RTL Code Optimization [11.115027718178759]
この研究は、RTL最適化における大規模言語モデル(LLM)の能力を評価するベンチマークであるRTL-OPTを導入する。各タスクは、業界で実証された最適化パターンを反映した、一対のRTLコード、準最適バージョン、人間に最適化された参照を提供する。さらに、RTL-OPTは自動評価フレームワークを統合し、機能的正当性を検証し、改善を定量化する。
論文参考訳（メタデータ） (2026-01-05T03:47:26Z)
ChipSeek-R1: Generating Human-Surpassing RTL with LLM via Hierarchical Reward-Driven Reinforcement Learning [32.11086992218369]
ChipSeek-R1は、大規模な言語モデルのための階層的な報酬駆動強化学習フレームワークである。関数的正当性とPPA最適化の両方のRTLコードを生成する。 RTLLMのベンチマークでは、ChipSeek-R1はオリジナルの人間の書いたコードのPPAメトリクスを超える27のRTL設計を作成した。
論文参考訳（メタデータ） (2025-07-07T08:08:20Z)
Search for Efficient Large Language Models [52.98684997131108]
大規模言語モデル(LLMs)は、人工知能研究の領域で長い間停滞してきた。軽量プルーニング、量子化、蒸留がLLMの圧縮に取り入れられ、メモリの削減と推論の加速を狙った。ほとんどのモデル圧縮技術は、最適アーキテクチャの探索を見越して重量最適化に重点を置いている。
論文参考訳（メタデータ） (2024-09-25T21:32:12Z)
Revisiting Zeroth-Order Optimization for Memory-Efficient LLM Fine-Tuning: A Benchmark [166.40879020706151]
本稿では、微調整時のメモリコスト低減のためのソリューションとして、BPフリーゼロオーダー最適化(ZO)への移行を提案する。従来のZO-SGD法とは異なり、我々の研究はより広い範囲のZO最適化手法に探索を広げる。本研究は,タスクアライメントの重要性,前方勾配法の役割,アルゴリズムの複雑さと微調整性能のバランスについて,これまで見過ごされてきた最適化原理を明らかにした。
論文参考訳（メタデータ） (2024-02-18T14:08:48Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。