論文の概要: Memory-Scalable and Hardware-Adaptive Matrix-Free Quantum Simulation

• arxiv url: http://arxiv.org/abs/2606.31598v1
• Date: Tue, 30 Jun 2026 12:45:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-03 15:41:54.110126
• Title: Memory-Scalable and Hardware-Adaptive Matrix-Free Quantum Simulation
• Title（参考訳）: メモリ拡張性とハードウェア適応型マトリックスフリー量子シミュレーション
• Abstract要約: 本稿では,大規模演算子をベクトルに適用するためのメモリスケーリング,ハードウェア適応型行列フリーフレームワークを提案する。 量子シミュレーションでは、量子演算のコアカーネルを提供する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The core step in quantum simulations is typically matrix vector multiplication $φ= \Hmat ψ$. Executing this step is limited by memory requirement to store the Hamiltonian. We present a memory-scalable, hardware-adaptive matrix-free framework for applying large operators on vectors without materializing the full matrix on a single accelerator. The operator is represented through a block-procedural interface: blocks may be generated, loaded, cached, distributed, or applied directly only when their action is needed. For quantum simulation, it provides the core kernel for quantum operations. An adaptive planner selects block size, cache strategy, GPU grouping, row distribution, and task parallelization from memory and workload estimates. We describe analytic, measured, and learned planning strategies that choose between procedural generation, partial caching, full caching, and row-distributed caching. The method removes the requirement that the full dense matrix fit in the accelerator memory. This shifts large simulations from a fixed memory barrier to a tunable balance between block generation, cache reuse, data movement, parallel scheduling, and numerical accuracy.
• Abstract（参考訳）: 量子シミュレーションの中核ステップは、一般に行列ベクトル乗法$φ= \Hmat >$である。 このステップの実行は、ハミルトニアンを保存するためのメモリ要件によって制限される。 本稿では,1つのアクセル上の全行列を具体化せずに,大規模演算子をベクトルに適用するためのメモリスケーリング,ハードウェア適応型行列フリーフレームワークを提案する。 ブロックは、アクションが必要な場合にのみ、生成、ロード、キャッシュ、分散、あるいは直接適用される。 量子シミュレーションでは、量子演算のコアカーネルを提供する。 適応プランナは、メモリとワークロードの推定値から、ブロックサイズ、キャッシュ戦略、GPUグループ化、行の分散、タスク並列化を選択する。 本稿では、手続き生成、部分キャッシュ、フルキャッシュ、行分散キャッシュを選択できる分析的、測定的、学習的な計画戦略について述べる。 この方法は、フル密度行列がアクセラレータメモリに適合するという要求を除去する。 これは、大きなシミュレーションを固定メモリバリアから、ブロック生成、キャッシュ再利用、データ移動、並列スケジューリング、数値精度の間の調整可能なバランスに移行する。

関連論文リスト

• Orkan: Cache-friendly simulation of quantum operations on hermitian operators [0.0]
  タイル粒度でヘミチアン行列の下方三角形のみを記憶するタイル状メモリレイアウトを用いたシミュレーションライブラリであるEmphOrkanを紹介する。 この実装は、任意のエルミート作用素を均一に扱い、シュルディンガーやハイゼンベルクの絵が使われているかどうかを知らない。 Qiskit Aer、QuEST、Qulacsに対するベンチマークでは、メモリフットプリントの削減による一貫したウォールクロックのスピードアップが2-$4times$で示されている。
  論文  参考訳（メタデータ） (2026-04-17T07:08:53Z)
• Space Filling Curves is All You Need: Communication-Avoiding Matrix Multiplication Made Simple [42.09057806159106]
  一般行列乗算はディープラーニングとHPCワークロードの基盤である。 行列乗算アクセラレータを持つ現代のプラットフォームは高いFLOP/Byteマシンバランスを示す。 この作業では、この面倒なチューニングの問題を緩和するために、空間充填曲線 (SFC) を再検討する。 我々は,データ局所性を本質的に高次に示す,プラットフォーム指向および形状指向の行列乗算スキームを得る。
  論文  参考訳（メタデータ） (2026-01-22T19:56:16Z)
• Learning Grouped Lattice Vector Quantizers for Low-Bit LLM Compression [57.54335545892155]
  本稿では,各重みの群に独自の格子コードブックを割り当てるGLVQ(Grouped Lattice Vector Quantization)フレームワークを紹介する。 提案手法は,既存のトレーニング後の量子化ベースラインと比較して,モデルサイズと精度のトレードオフが良好である。
  論文  参考訳（メタデータ） (2025-10-23T20:19:48Z)
• Scaling Probabilistic Circuits via Monarch Matrices [109.65822339230853]
  確率回路(PC)は確率分布の抽出可能な表現である。 そこで本研究では,PCの和ブロックに対する新しいスパースパラメータと構造化パラメータ化を提案する。
  論文  参考訳（メタデータ） (2025-06-14T07:39:15Z)
• BitStack: Any-Size Compression of Large Language Models in Variable Memory Environments [53.71158537264695]
  大規模言語モデル(LLM)は、多くのアプリケーションに革命をもたらしたが、ローカルデバイスにおけるメモリ制限により、その展開は依然として困難である。 textbfBitStackは,メモリ使用量とモデル性能のトレードオフを可能にする,新しいトレーニング不要な重み圧縮手法である。
  論文  参考訳（メタデータ） (2024-10-31T13:26:11Z)
• Fast Matrix Multiplications for Lookup Table-Quantized LLMs [58.11584672945781]
  FLUTEはLUT量子化LLM用のフレキシブルなルックアップテーブルエンジンである。 バッチサイズ32と量子化グループサイズ128では、FLUTEカーネルは既存のGEMMカーネルよりも2〜4倍高速である。
  論文  参考訳（メタデータ） (2024-07-15T17:55:42Z)
• Memory-Efficient Differentiable Programming for Quantum Optimal Control of Discrete Lattices [1.5012666537539614]
  量子最適制御問題は通常、GRAPEのような勾配に基づくアルゴリズムによって解決される。 QOCは、メモリ要件が大きなモデルや長時間のスパンをシミュレートする障壁であることを明らかにした。 我々は、適切な再計算コストでメモリ要求を大幅に削減する、非標準微分可能プログラミングアプローチを採用している。
  論文  参考訳（メタデータ） (2022-10-15T20:59:23Z)
• Reducing Memory Requirements of Quantum Optimal Control [0.0]
  GRAPEのような勾配に基づくアルゴリズムは、ストレージの指数的な増加、量子ビットの増加、メモリ要求の線形増加、時間ステップの増加に悩まされる。 我々は、ユニタリ行列の逆が共役変換であるという事実を利用して、GRAPEが必要とする勾配を計算できる非標準自動微分法を開発した。 提案手法は, GRAPEのメモリ要求を大幅に低減し, 妥当な再計算を犠牲にしている。
  論文  参考訳（メタデータ） (2022-03-23T20:42:54Z)
• 8-bit Optimizers via Block-wise Quantization [57.25800395197516]
  ステートフルズは、例えば過去の値の指数的滑らかな和(運動量付きSGD)や2乗和(アダム)など、時間の経過とともに統計を維持している。 この状態は、通常の勾配降下よりも最適化を加速するために使用することができるが、そうでなければモデルパラメータに割り当てられる可能性のあるメモリを使用する。 本稿では,32ビットの勾配状態を用いた場合の性能レベルを維持しながら,8ビット統計を用いた第1次勾配法を開発する。
  論文  参考訳（メタデータ） (2021-10-06T15:43:20Z)
• Cache Blocking Technique to Large Scale Quantum Computing Simulation on Supercomputers [0.0]
  我々は,スワップゲートを量子回路に挿入することで,データ移動を減らすキャッシュブロッキング手法を適用した。 我々はオープンソースのシミュレーションフレームワークであるQiskit Aerにこのテクニックを実装した。
  論文  参考訳（メタデータ） (2021-02-05T02:03:44Z)
• Leveraging Automated Mixed-Low-Precision Quantization for tiny edge microcontrollers [76.30674794049293]
  本稿では、HAQフレームワークに基づく自動混合精度量子化フローを提案するが、MCUデバイスのメモリおよび計算特性に特化している。 具体的には、強化学習エージェントは、個々の重みとアクティベーションテンソルの2, 4, 8ビットのうち、最高の均一量子化レベルを探索する。 重量のみの量子化のために2MBに制限されたMCUクラスのメモリが与えられた場合、混合精度エンジンによって生成された圧縮されたモデルは、最先端のソリューションと同じくらい正確である。
  論文  参考訳（メタデータ） (2020-08-12T06:09:58Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。