論文の概要: LIB-TRAP: Standard Cell Library Hardware Trojan Risk Assessment and Prevention
- arxiv url: http://arxiv.org/abs/2607.01526v1
- Date: Wed, 01 Jul 2026 22:46:48 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-03 19:45:08.612068
- Title: LIB-TRAP: Standard Cell Library Hardware Trojan Risk Assessment and Prevention
- Title（参考訳）: LIB-TRAP:標準セルライブラリハードウェアトロイの木馬リスク評価・防止
- Abstract要約: ファブレス半導体製造モデルに固有の脆弱性は、悪意のあるハードウェアトロイの木馬の挿入のリスクを著しく高めた。
本研究では,標準細胞を信頼できないとみなす新たな脅威モデルについて検討する。
- 参考スコア（独自算出の注目度）: 1.3060349684865795
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Vulnerabilities inherent to the fabless semiconductor manufacturing model have significantly increased the risk of malicious Hardware Trojan (HT) insertion, posing severe threats to hardware security. Several HT mitigation and detection strategies have been developed, and existing works explore the insertion of HTs in the space between standard cells in an integrated circuit. However, there is a lack of research into the vulnerabilities posed by the building blocks of most digital designs on the market today, the standard cells. This work investigates a novel threat model in which standard cells are considered untrusted. Our proposed threat model provides the design house with a tampered standard cell library. The intended netlist is synthesized and implemented using the tampered library. During fabrication, a nefarious foundry replaces the library's deactivated HT cells with activated counterparts. Using open-source and industry-standard Electronic Design Automation (EDA) tools, existing standard cell libraries, Saed32nm and Sky130nm, are converted into malicious libraries capable of masking the presence of arbitrary HTs from IC designers. The malicious library is then applied and characterized in multiple standard benchmark designs. To demonstrate the efficacy and stealthiness of this standard cell-based attack vector, three benchmark circuits, an AES-128 encryption core, an Ethernet controller, and a WISHBONE DMA engine, were synthesized using both clean and Trojan-infected libraries across Synopsys 32nm and SkyWater 130nm technologies. Design-level features, including total cell count, total area, dynamic power consumption, and static power, were extracted from these synthesized circuits to serve as inputs for binary classification
- Abstract（参考訳）: ファブレス半導体製造モデルに固有の脆弱性は、悪意のあるハードウェアトロイの木馬(HT)挿入のリスクを著しく増加させ、ハードウェアセキュリティに深刻な脅威をもたらしている。
いくつかのHT緩和および検出戦略が開発され、既存の研究は、標準セル間の空間におけるHTの挿入を集積回路で検討している。
しかし、現在市場に出回っているほとんどのデジタルデザインのビルディングブロック(標準セル)によって引き起こされる脆弱性についての研究が不足している。
本研究では,標準細胞を信頼できないとみなす新たな脅威モデルについて検討する。
提案する脅威モデルは, 標準セルライブラリを改ざんしたデザインハウスを提供する。
意図されたネットリストは、改ざんされたライブラリを使用して合成および実装される。
製造中、有害なファストリーがライブラリーの非活性化HT細胞を活性化する細胞に置き換える。
オープンソースおよび業界標準電子設計自動化(EDA)ツールを使用して、既存の標準セルライブラリであるSaed32nmとSky130nmは、ICデザイナの任意のHTの存在を隠蔽する悪意のあるライブラリに変換される。
悪意のあるライブラリが適用され、複数の標準ベンチマーク設計で特徴付けられる。
この標準セルベースの攻撃ベクトルの有効性とステルス性を示すため、3つのベンチマーク回路、AES-128暗号コア、イーサネットコントローラ、WISHBONE DMAエンジンをSynopsys 32nmおよびSkyWater 130nm技術にわたるクリーンおよびトロイの木馬感染ライブラリを用いて合成した。
これらの合成回路から, セル数, 総面積, 動的消費電力, 静的電力などの設計レベルの特徴を抽出し, バイナリ分類の入力として機能させた。
関連論文リスト
- An Automated Framework for Generating Stealthy Cell-Embedded Hardware Trojans [5.220556673305412]
ハードウェアトロイの木馬 (HT) はゼロトラストモデルの下で異なる段階で信頼できない実体によって挿入することができる。
本稿では, セル埋め込みハードウェアであるTrojansを, 妥協された標準セル実装を用いて自動生成する新しいフレームワークを提案する。
論文 参考訳（メタデータ） (2026-07-08T06:24:51Z) - Immunizing 3D Gaussian Generative Models Against Unauthorized Fine-Tuning via Attribute-Space Traps [54.68389949880821]
本稿では,3次元生成モデルを微調整攻撃から守るためのフレームワークであるGaussLockを提案する。
GassLockは、認可された蒸留と、位置、スケール、回転、不透明度、色をターゲットにした属性対応トラップ損失を統合する。
実験により、ガウスロックは無許可の微調整攻撃を効果的に中和することが示された。
論文 参考訳（メタデータ） (2026-04-06T09:30:49Z) - Hardware Trojans from Invisible Inversions: On the Trojanizability of Standard Cell Libraries [6.912761748700114]
異なる論理関数を実装した細胞は,SEM画像では視覚的に識別できない。
我々はこの特性を利用して、ステルスで標準セルベースのハードウェアであるTrojansを構築します。
以上の結果から, セルライブラリーの「トロイジャンライズ可能性」を評価できる可能性が示唆された。
論文 参考訳（メタデータ） (2026-03-22T15:33:09Z) - Uncovering Security Threats and Architecting Defenses in Autonomous Agents: A Case Study of OpenClaw [42.9467373594646]
本報告では,OpenClawエコシステムの総合的なセキュリティ分析について述べる。
我々は、インジェクション駆動のRemote Code Execution(RCE)、シーケンシャルツールアタックチェーン、コンテキスト記憶、サプライチェーン汚染などの重要な脆弱性を強調した。
これらのシステム的アーキテクチャ欠陥に対処するために、フルライフサイクルエージェントセキュリティアーキテクチャ(FASA)を導入します。
この理論的な防御青写真は、ゼロトラストエージェント実行、動的意図検証、および層間推論-作用相関を提唱している。
論文 参考訳（メタデータ） (2026-03-13T04:33:05Z) - Engineering Attack Vectors and Detecting Anomalies in Additive Manufacturing [0.13999481573773068]
筆者らはCrealityのフラッグシップモデルK1 MaxとEnder 3の2種類のFDMシステムに対するサイバー攻撃について検討した。
我々の脅威モデルはマルチレイヤーのMan-in-the-Middle(MitM)侵入であり、敵はユーザインターフェースからプリンタファームウェアへのアップロード中にGコードファイルをインターセプトし、操作する。
実版印刷時に発生する構造化機械ログを解析する非教師なし侵入検知システム(IDS)を提案する。
論文 参考訳（メタデータ） (2026-01-01T16:27:52Z) - Odysseus: Jailbreaking Commercial Multimodal LLM-integrated Systems via Dual Steganography [77.44136793431893]
本稿では,悪質なクエリを隠蔽して良質な画像に埋め込むために,二重ステガノグラフィーを導入した新しいjailbreakパラダイムを提案する。
我々のOdysseusはいくつかの先駆的で現実的なMLLM統合システムを脱獄し、最大99%の攻撃成功率を達成した。
論文 参考訳（メタデータ） (2025-12-23T08:53:36Z) - Extended Abstract: Synthesizable Low-overhead Circuit-level Countermeasures and Pro-Active Detection Techniques for Power and EM SCA [0.0]
この論文は、低オーバーヘッドの汎用回路レベルと、電力とEM SCAに対する合成可能な対策に焦点を当てている。
既存の対策(提案を含む)は、依然として比較的高いオーバーヘッドを持ち、エネルギー制約のIoTデバイスでの使用を妨げている。
第1回シリコン認証セイバーを導入することで標準化に貢献する。
論文 参考訳（メタデータ） (2025-11-29T21:12:22Z) - Automated Hardware Trojan Insertion in Industrial-Scale Designs [1.1772291323400081]
この研究は、業界規模のネットリストでHTライクなパターンを生成する自動化されたスケーラブルな方法論を提示している。
パイプラインは大きなゲートレベルの設計を接続グラフに解析し、SCOAPテスト容易性メトリクスを使用して稀な領域を探索する。
この研究で生成されたベンチマークで評価すると、最先端のグラフ学習モデルはトロイの木を検出できない。
論文 参考訳（メタデータ） (2025-11-11T19:08:31Z) - HAMLOCK: HArdware-Model LOgically Combined attacK [6.047087245941092]
本稿では,Hardware-Model Logically Combined Attack (HAMLOCK)を紹介する。
HamLOCKは、ハードウェアとソフトウェアの境界を越えて攻撃ロジックを分散する、はるかにステルスな脅威である。
ハードウェア・ソフトウェア・インタフェースに重大な脆弱性が発見され,新たな層間防御が要求された。
論文 参考訳（メタデータ） (2025-10-22T00:31:49Z) - Decompiling Smart Contracts with a Large Language Model [51.49197239479266]
Etherscanの78,047,845のスマートコントラクトがデプロイされているにも関わらず(2025年5月26日現在)、わずか767,520 (1%)がオープンソースである。
この不透明さは、オンチェーンスマートコントラクトバイトコードの自動意味解析を必要とする。
バイトコードを可読でセマンティックに忠実なSolidityコードに変換する,先駆的な逆コンパイルパイプラインを導入する。
論文 参考訳（メタデータ） (2025-06-24T13:42:59Z) - Stop Stealing My Data: Sanitizing Stego Channels in 3D Printing Design Files [56.96539046813698]
ステガノグラフィーチャネルは、印刷されたモデルを変更することなく、追加のデータをSTLファイル内に埋め込むことができる。
本稿では,ステガノグラフィーチャネルが存在する可能性のある隠されたコンテンツを消去するアンフェニタイザーを設計し,評価することで,このセキュリティ上の脅威に対処する。
論文 参考訳（メタデータ） (2024-04-07T23:28:35Z) - DeepTheft: Stealing DNN Model Architectures through Power Side Channel [42.380259435613354]
Deep Neural Network(DNN)モデルは、推論サービスを提供するために、機械学習・アズ・ア・サービス(ML)としてリソース共有クラウドにデプロイされることが多い。
貴重な知的特性を持つモデルアーキテクチャを盗むために、異なるサイドチャネルリークを介して攻撃のクラスが提案されている。
我々は、RAPLベースの電源側チャネルを介して、汎用プロセッサ上の複雑なDNNモデルアーキテクチャを正確に復元する、新しいエンドツーエンドアタックであるDeepTheftを提案する。
論文 参考訳（メタデータ） (2023-09-21T08:58:14Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。