論文の概要: HSF-S: Speed-Optimized Compilation and Acceleration for Hybrid Schrodinger-Feynman Quantum Circuit Emulation
- arxiv url: http://arxiv.org/abs/2607.10262v1
- Date: Sat, 11 Jul 2026 11:34:08 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-14 15:40:48.363987
- Title: HSF-S: Speed-Optimized Compilation and Acceleration for Hybrid Schrodinger-Feynman Quantum Circuit Emulation
- Title（参考訳）: HSF-S:Hybrid Schrodinger-Feynman量子回路エミュレーションの高速化と高速化
- Abstract要約: Hybrid Schrodinger-Feynman (HSF) シミュレーションは、正確な量子回路エミュレーションのための魅力的なメモリパストレードオフを提供する。
既存のGPUとFPGA量子シミュレータは、フルステートのSchrodingerの実行に最適化されている。
本稿では,HSFベースの量子回路エミュレーションのためのコンパイラ-アクセラレータ共設計フレームワークであるHSF-Sを提案する。
- 参考スコア（独自算出の注目度）: 0.9786690381850356
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: Hybrid Schrodinger-Feynman (HSF) simulation offers an attractive memory-path tradeoff for exact quantum-circuit emulation, but its practical runtime is often dominated by exponential path growth from cross-boundary two-qubit gates. Existing GPU and FPGA quantum simulators are largely optimized for full-state Schrodinger execution and therefore do not align well with HSF's path-centric workflow. This paper presents HSF-S, a compiler-accelerator co-designed framework for exact HSF-based quantum circuit emulation. HSF-S lowers input circuits to an HSF-compatible basis, formulates a rank-aware effective path-cost model, and applies dependency-preserving reordering together with discounted-gain SWAP insertion to suppress recurring cross-boundary interactions while preserving exact circuit semantics. A regression-free selector guarantees that the compiled circuit never increases effective path cost relative to the naive lowered baseline. We further design a dedicated HSF-S accelerator and execution flow, and integrate them into a stand-alone processor for efficient per-path dual-slice evaluation and final accumulation without materializing the full state vector. Across 56 benchmark circuits, HSF-S matches reference amplitudes to within floating-point precision, reduces effective path cost by up to 90.0%, and substantially improves practical tractability, including representative timeout-to-sub-second reductions under a 1-hour budget. On the resulting compiled workloads, the HSF-S processor prototype delivers up to 4.34x additional speedup.
- Abstract（参考訳）: HSF(Hybrid Schrodinger-Feynman)シミュレーションは、正確な量子回路エミュレーションのための魅力的なメモリパストレードオフを提供するが、その実践的ランタイムは、境界2ビットゲートからの指数パス成長に支配されることが多い。
既存のGPUとFPGA量子シミュレータはフルステートのSchrodingerの実行に最適化されているため、HSFのパス中心のワークフローとうまく一致しない。
本稿では,HSFベースの量子回路エミュレーションのためのコンパイラ-アクセラレータ共設計フレームワークであるHSF-Sを提案する。
HSF-Sは、入力回路をHSF互換ベースに低下させ、ランク対応の効果的なパスコストモデルを定式化し、依存性保存リオーダーと割引ゲインSWAP挿入を併用して、正確な回路セマンティクスを保ちながら、繰り返し発生するクロスバウンダリ相互作用を抑える。
レグレッションフリーセレクタは、コンパイルされた回路が、単純な下降ベースラインに対して有効なパスコストを上昇させないことを保証する。
さらに、専用HSF-Sアクセラレータと実行フローを設計し、それらをスタンドアローンプロセッサに統合し、完全な状態ベクトルを具体化せずに、経路間デュアルスライス評価と最終的な蓄積を効率的に行う。
56個のベンチマーク回路で、HSF-Sは基準振幅を浮動小数点精度で一致させ、有効経路コストを最大90.0%削減し、1時間予算でのタイムアウト・サブ秒の削減を含む実用的なトラクタビリティを大幅に改善した。
結果としてコンパイルされたワークロードでは、HSF-Sプロセッサのプロトタイプが最大4.34倍のスピードアップを提供する。
関連論文リスト
- FPGA Acceleration of Fully Homomorphic Encryption with Adaptive Key Switching [10.382948833881693]
キースイッチングは、FHE(Fully Homomorphic Encryption)操作における主要なパフォーマンスボトルネックである。
近年の暗号技術では、特定の操作の複雑さを減らし、従来のハイブリッド鍵スイッチング法(HKS)よりも高い計算精度を必要とする新しい鍵スイッチング法(KLSS)が導入されている。
オフチップ暗号文転送を不要とするメモリ効率の高いKLSSデータパスを提案する。
そこで我々は,KLSSとHKSの両方のオーバーヘッドを分析し,比較する性能モデルを開発した。
論文 参考訳（メタデータ） (2026-09-08T20:24:21Z) - CLOPS: Benchmarking System Speed at Utility Scale [0.0]
実行速度は、スケールと品質とともに重要なパフォーマンスの次元です。
CloPS_hは層状ハードウェア対応回路上で定義された総体速度ベンチマークである。
これは層状$N$-qubit回路の実行率に直接マップする。
論文 参考訳（メタデータ） (2026-08-18T17:39:10Z) - EFaaS: A Quantum-Classical Serverless Entangled Scheduler for Hybrid Variational Algorithms [2.3283624944570436]
現在の量子クラウドアクセスモデルは、分離されたバッチキューによってボトルネック化されている。
この遅延は収束時間を数分から数時間に膨らませ、量子ハードウェアのドリフトに忠実さを露呈する。
我々は、新しいサーバーレスハードウェア予約またはステートレス関数であるEFを提案する。
論文 参考訳（メタデータ） (2026-05-26T18:13:50Z) - Digital Annealer-Assisted Accuracy-First Quantum Circuit Transpilation with Integrated QUBO Mapping and Routing [0.0]
Noisy Intermediate-Scale Quantum (NISQ) の時代には、エラー率の制限は直接回路の忠実度を制約する。
本稿では,(1)Qiskitによる高速ルーティングとDA駆動のグローバル初期マッピングを併用したハイブリッド,(2)反復的ワークフロー内のサブプロブレムを解決するフルDAという2つの手法を用いて,Digital Annealer (DA) というフレームワークを提案する。
以上の結果から,ゲートノイズが主なボトルネックとなる高精度では,DA支援によるグローバルな初期配置が,短期量子ハードウェアの有用性を高めるための実用的な"時間"トレードオフをもたらすことが示唆された。
論文 参考訳（メタデータ） (2026-05-12T04:19:51Z) - A Semantic Quantum Circuit Cache for Scalable and Distributed Quantum-Classical Workflows [0.45880283710344066]
量子回路キャッシュ(Quantum Circuit Cache)は、セマンティックな等価性を検出し、以前計算された結果を再利用する、コンテンツ適応可能なシステムである。
提案手法は,ZX-計算量削減と同型不変Weisfeiler-Lemanグラフハッシュを組み合わせ,決定論的回路識別子を生成する。
論文 参考訳（メタデータ） (2026-04-29T15:21:51Z) - Flux Attention: Context-Aware Hybrid Attention for Efficient LLMs Inference [36.81958522560282]
レイヤレベルでの注意を動的に最適化するコンテキスト対応フレームワークであるFlux Attentionを紹介します。
パラメータ効率のよいアプローチとして、我々のフレームワークは8$times$A800 GPU上でのトレーニングにわずか12時間しかかからない。
本フレームワークは,プリフィルおよびデコード段階において,最大2.8times$および2.0times$の速度改善を施したベースラインモデルと比較して,性能と推論速度のトレードオフを良好に実現している。
論文 参考訳（メタデータ） (2026-04-08T07:36:17Z) - AdaFuse: Accelerating Dynamic Adapter Inference via Token-Level Pre-Gating and Fused Kernel Optimization [84.25316984309725]
動的スパース構造とパラメータ効率のよいアダプタ(例えばLoRA)の統合は、大規模言語モデル(LLM)を拡張するための強力な技術である。
計算負荷は最小限に抑えられるが、計算のレイテンシが急上昇し、復号速度が2.5倍以上遅くなる。
AdaFuseはアルゴリズムと基盤となるハードウェアシステムとの緊密な協調設計に基づいて構築されたフレームワークで、効率的な動的アダプタ実行を実現する。
論文 参考訳（メタデータ） (2026-03-12T12:46:42Z) - Unlocking High-Fidelity Analog Joint Source-Channel Coding on Standard Digital Transceivers [54.82164616081277]
D2AJSCCは、標準デジタルPHY上に高忠実度アナログJ SCCをデプロイできる新しいフレームワークである。
本システムは,SNR条件にまたがる優雅な劣化を伴って,ほぼ理想のアナログJ SCC性能を実現する。
ハードウェア変更なしにレガシーインフラストラクチャ上で次世代のセマンティックトランスミッションを可能にすることで,ネットワークの持続的進化を促進する。
論文 参考訳（メタデータ） (2026-03-10T01:42:23Z) - QASMTrans: An End-to-End QASM Compilation Framework with Pulse Generation for Near-Term Quantum Devices [14.084463309646113]
QASMTransは軽量で高性能なC++ベースの量子コンパイラである。
FPGAやCPUを密に統合したQPUテストベッド上でのジャスト・イン・タイム(JIT)デプロイメント用に設計されている。
論文 参考訳（メタデータ） (2026-02-05T00:16:35Z) - Compose Yourself: Average-Velocity Flow Matching for One-Step Speech Enhancement [46.23750572308065]
COSEは音声強調に適した一段階FMフレームワークである。
平均速度を効率的に計算するための速度合成IDを導入する。
実験によると、COSEはサンプリングを最大5倍速くし、トレーニングコストを40%削減する。
論文 参考訳（メタデータ） (2025-09-19T13:07:39Z) - Joint Cutting for Hybrid Schrödinger-Feynman Simulation of Quantum Circuits [4.1053323247531255]
ジョイントカット」は標準的なHSFシミュレーションを最大$approx 4000times$で上回ります。
提案された改良はシミュレーション時間を短縮し、残りの課題を強調するのに役立つ。
論文 参考訳（メタデータ） (2025-02-10T19:01:04Z) - SupeRBNN: Randomized Binary Neural Network Using Adiabatic
Superconductor Josephson Devices [44.440915387556544]
AQFPデバイスはバイナリニューラルネットワーク(BNN)計算の優れたキャリアとして機能する。
本稿では,AQFPに基づくランダム化BNNアクセラレーションフレームワークSupeRBNNを提案する。
本稿では,ReRAMベースのBNNフレームワークのエネルギー効率を約7.8×104倍に向上することを示す。
論文 参考訳（メタデータ） (2023-09-21T16:14:42Z) - Fast Swapping in a Quantum Multiplier Modelled as a Queuing Network [64.1951227380212]
量子回路をキューネットワークとしてモデル化することを提案する。
提案手法はスケーラビリティが高く,大規模量子回路のコンパイルに必要となる潜在的な速度と精度を有する。
論文 参考訳（メタデータ） (2021-06-26T10:55:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。