論文の概要: Erasure surface code circuit without mid-circuit erasure checks

• arxiv url: http://arxiv.org/abs/2607.29443v1
• Date: Fri, 31 Jul 2026 14:08:54 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-03 14:29:40.758258
• Title: Erasure surface code circuit without mid-circuit erasure checks
• Title（参考訳）: 中間回路消去チェックのない消去面符号回路
• Authors: Margaret Pavlovich, Ivan Rojkov, Chen Wang, Shruti Puri,
• Abstract要約: 本研究では,歩行面符号の時間反転であるムーンウォーキング面符号をゼロオーバーヘッド回路として導入し,リークや消去の処理に優れる。 リーク量子ビットが2量子ゲートをスキップした場合に3状態測定と組み合わせることで、消去のような論理誤差率のスケーリングが可能となることを示す。 我々のデコーダは分岐とバウンドのアルゴリズムに基づいており、スキップゲートの漏洩量子ビット効果のノイズ構造を具体化している。
• 参考スコア（独自算出の注目度）: 2.1564237522129335
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum error correction (QEC) codes can correct twice as many erasure errors as Pauli errors. Because of this scaling advantage, there is significant interest in developing qubits whose dominant error channel can be converted into erasures via mid-circuit erasure checks. However, such erasure checks come with hardware overhead in practice. End-of-the-line three-state readout, in which one simultaneously measures a qubit's erasure status and computational state, is an alternative to mid-circuit erasure checks that is generally simpler to implement. In this work, we systematically study the conditions required to enable erasure performance---the doubled error-correction capacity---in the surface code with and without mid-circuit erasure checks. We introduce the moonwalking surface code, the time-reversal of the walking surface code, as a zero-overhead circuit with superior handling of leakage and erasure. Specifically, we show that it enables erasure-like logical error rate scaling when combined with three-state measurement if leaked qubits cause two-qubit gates to be skipped and an appropriate decoder is used. Our decoder, based on a branch-and-bound algorithm, specifically incorporates the noise structure of the skip-gate leaked-qubit effect.
• Abstract（参考訳）: 量子エラー訂正(QEC)符号は、パウリの2倍の消去誤差を補正することができる。 このスケーリングの優位性から、主流のエラーチャネルを中間回路の消去チェックを通じて消去に変換できる量子ビットの開発には大きな関心がある。 しかし、このような消去チェックにはハードウェアのオーバーヘッドが伴う。 エンド・オブ・ザ・ラインの3状態読み出しでは、キュービットの消去状態と計算状態が同時に測定される。 本研究では,2重誤り訂正能力を有する消去性能を実現するために必要な条件を,中間回路の消去チェックを伴わない表面コードを用いて体系的に検討する。 本研究では,歩行面符号の時間反転であるムーンウォーキング面符号をゼロオーバーヘッド回路として導入し,リークや消去の処理に優れる。 具体的には、漏洩量子ビットが2量子ビットゲートをスキップし、適切なデコーダを使用する場合、3状態測定と組み合わせることで、消去のような論理誤差率のスケーリングを可能にすることを示す。 我々のデコーダは分岐とバウンドのアルゴリズムに基づいており、スキップゲートの漏洩量子ビット効果のノイズ構造を具体化している。

関連論文リスト

• Leveraging erasure errors in logical qubits with metastable $^{171}$Yb atoms [4.3374029437939114]
  量子誤り訂正符号と論理量子ビット回路をメタスタブルな171$Yb量子ビットで示す。 核スピン量子ビットのコヒーレント輸送における劣化誤差を強く抑制できることを示す。 我々は,中間回路消去測定に基づく復号中に誤り訂正を行い,$[4,2,2]$符号の論理量子ビット符号化を実演する。
  論文  参考訳（メタデータ） (2025-06-16T17:29:05Z)
• Demonstrating dynamic surface codes [118.67046728951689]
  曲面符号の3つの時間力学的実装を実験的に実証した。 まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。 第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。 第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
  論文  参考訳（メタデータ） (2024-12-18T21:56:50Z)
• Surface Code with Imperfect Erasure Checks [0.0]
  表面符号を用いたフォールトトレラント量子誤り訂正において,不完全だがオーバーヘッド効率の高い消去チェックを用いた結果について検討する。 物理的に妥当な仮定の下では、しきい値誤差率はパウリ雑音の少なくとも2倍以上であることを示す。
  論文  参考訳（メタデータ） (2024-08-01T18:00:37Z)
• Optimizing quantum error correction protocols with erasure qubits [42.00287729190062]
  消去量子ビットは、量子エラー訂正プロトコルのオーバーヘッドを減らすための有望な道を提供する。 我々は,量子メモリとしての曲面符号の性能に着目した。 以上の結果から, 消去量子ビットを持つQECプロトコルは, 最先端のトランスモンよりも優れていることが示唆された。
  論文  参考訳（メタデータ） (2024-08-01T18:00:01Z)
• Circuit-level fault tolerance of cat codes [0.0]
  ボソニック符号は、誤り訂正機能を備えた単一の無限次元物理系に量子情報を符号化する。 ボソニック符号の最近の議論はボソンロス誤差のみを修正することに集中している。 我々は、待ち時間最適化とスクイーズの使用により、ノイズ要求を短期量子ハードウェアで達成可能な状態に戻す方法を示す。
  論文  参考訳（メタデータ） (2024-06-06T15:18:25Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。