論文の概要: RAG-Based Auto-Configuration for Industrial Fieldbus Devices
- arxiv url: http://arxiv.org/abs/2608.08618v1
- Date: Sun, 09 Aug 2026 10:07:13 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-11 19:16:36.885234
- Title: RAG-Based Auto-Configuration for Industrial Fieldbus Devices
- Title（参考訳）: RAGによる産業用フィールドバスデバイスの自動構成
- Authors: Aadil Gani Ganie, Saad Ezzini, Naveed Farooz Marazi,
- Abstract要約: 工業機器のコミッショニングでは、技術者がPDFマニュアルから数百のプロトコル固有のパラメータを手作業で抽出する必要がある。
本稿では,OPC-UA,Profibus DP,CANopenのデバイス構成をエンドツーエンドで自動化する生産指向パイプラインを提案する。
- 参考スコア（独自算出の注目度）: 2.623633900557428
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Industrial device commissioning requires engineers to manually extract hundreds of protocol-specific parameters from heterogeneous PDF manuals and transcribe them into supervisory control systems, a time-intensive, error-prone workflow. This paper presents SysName, a production-oriented pipeline that automates device configuration end-to-end for Modbus RTU, OPC-UA, Profibus DP, and CANopen. It builds a hybrid dense-sparse retrieval index augmented by an ontology graph derived from ECLASS, AAS, and SOSA/SSN, using a BGE-M3 encoder with a cross-encoder reranker to surface relevant manual passages. A local LLM (T=0.1) generates ontology-aligned JSON-LD configurations via protocol-specific prompts and a four-step repair pipeline. A two-stage abstention gate, combining a reranker-score threshold and an IRI resolution ratio, blocks unsafe LLM invocations and filters low-coverage configurations before SHACL validation. On a gold set of 28 field-level queries, the hybrid retriever reaches 0.96 HitRate@10, and the reranker raises MRR@10 from 0.56 to 0.63 with perfect score separation for abstention. The generator attains field-level F1=0.87 with exact match on 9 of 12 runs. End-to-end runs on an H100 GPU complete in 2.6-6.6s per device with zero unsafe writes and zero silent failures on a five-device benchmark; every unsuccessful run is flagged by abstention or deployment verification. Component-wise evaluation localises the single systematic failure to OPC-UA generation, invisible to end-to-end metrics alone. A case study commissions a physics-simulated Universal Robots UR5e robot from unmodified vendor documentation (254-page manual, 8-page register list, 496 chunks), reaching field-level F1=1.0 over three runs with read-back and joint-consistency verification. An ablation study and comparison with five industrial-LLM systems complete the analysis.
- Abstract（参考訳）: 産業機器のコミッショニングでは、異種PDFマニュアルから数百のプロトコル固有のパラメータを手作業で抽出し、それらを時間を要するエラーを起こしやすいワークフローである監督制御システムに書き起こす必要がある。
本稿では,Modbus RTU, OPC-UA, Profibus DP, CANopenのデバイス構成をエンドツーエンドで自動化する,生産指向パイプラインであるSysNameを提案する。
クロスエンコーダリランカを備えたBGE-M3エンコーダを用いて,ECLASS, AAS, SOSA/SSNから派生したオントロジーグラフによって拡張されたハイブリッド密度スパース検索インデックスを構築する。
ローカルLLM(T=0.1)は、プロトコル固有のプロンプトと4ステップの修復パイプラインを通じて、オントロジーに準拠したJSON-LD構成を生成する。
リランカスコア閾値とIRI解像度比を組み合わせた2段階の禁制ゲートは、安全でないLSM呼び出しをブロックし、SHACL検証の前に低被覆構成をフィルタリングする。
28のフィールドレベルのクエリからなるゴールドセットでは、ハイブリッドレトリバーが 0.96 HitRate@10 に達し、再ランカは MRR@10 を 0.56 から 0.63 に引き上げる。
ジェネレータはフィールドレベルのF1=0.87を12ラン中9ランで正確にマッチさせる。
エンド・ツー・エンドはデバイス毎の2.6-6.6sのH100 GPU上で動作し、安全でない書き込みはゼロ、サイレント障害はゼロである。
コンポーネントワイズ評価は、OPC-UA生成に単一系統的な障害をローカライズする。
ケーススタディでは、物理シミュレーションされたUniversal Robots UR5eロボットをベンダー文書(254ページマニュアル、8ページのレジスタリスト、496チャンク)から作成し、3回の読み込みと共同一貫性検証でフィールドレベルF1=1.0に達する。
5つの産業用LLMシステムとの比較とアブレーション研究が分析を完了した。
関連論文リスト
- DREAM Technical Report [52.2204903518707]
DREAMは、既存のパイプラインの上に認識認識、オーケストレーション、監査可能なポリシ層を追加し、それを置き換えることなく、自律的な最適化制御アーキテクチャである。
DREAMには2つのコアコンポーネントがある。まず、3層Intent Engineはデバイス上の信号を構造化されたL0/L1/L2インテント表現に融合する。エッジクラウドトリガーチェーンはレポートのボリュームを約8.7%に削減する。
第2に、Meta EngineはMetaModelを使って、層状M1-to-M2-to-M3推論(インテントの要約、ストラテジーメモリに通知されるストラテジープランニング、パラメータ変換など)を定式化したM1-to-M2-to-M3推論に使用します。
論文 参考訳（メタデータ） (2026-08-10T10:35:32Z) - An Approach for Embedding-Guided Function Reuse Detection in Embedded C Software [1.3114114427206678]
本稿では,組込みソフトウェア再利用検出のためのドメイン対応検索拡張生成パイプラインを提案する。
パイプラインは、既存のインラインコメント、コールグラフコンテキスト、そして8つのバックボーンモデルに組み込む前にプロジェクトを抽出することによって、各機能を充実させる。
パイプラインは、SonarQubeが再利用フィルタとして93.6%の偽陽性率を生成し、ハードウェア環境のミスマッチによって83.5%の障害が発生することを明らかにした。
論文 参考訳（メタデータ） (2026-08-04T18:46:17Z) - From Attack Simulation to SIEM Rule: Deterministic Detection-as-Code Synthesis with Probe-Level Traceability [51.56484100374058]
セキュリティチームは、自身のシステムに対する攻撃をシミュレートして、監視が真の侵入者を捕まえるかどうかをチェックする。
人間はそのギャップを手でブリッジし、それぞれの発見を読み、対応するシグマルールを書きます。
ロックされたコーパスからプローブが引き出されると,この変換が部分的に自動化されることを示す。
論文 参考訳（メタデータ） (2026-06-03T14:26:25Z) - A Hybrid Vision-Language Architecture for Automated Defect Reasoning and Report Generation in Industrial Inspection [0.42970700836450487]
本稿では,風力タービン羽根試験用分離・エッジ展開可能なパイプラインについて述べる。
The EyesはY26-x-obb指向のバウンディングボックスで、データセットネイティブの解像度で欠陥をローカライズする。
ブリッジは決定論的でパラメータフリーな符号化モジュールであり、検出された各バウンディングボックスをグリッド参照トークンにマップする。
論文 参考訳（メタデータ） (2026-05-26T04:27:38Z) - ChipMATE: Multi-Agent Training via Reinforcement Learning for Enhanced RTL Generation [55.947962672433675]
ChipMATEは、RTL生成のための最初の自己学習型マルチエージェントフレームワークである。
ChipMATEは産業的な実践に触発され、VerilogエージェントとPythonのリファレンスモデルエージェントをペアにし、相互に出力を検証する。
ChipMATEは、VerilogEval V2で75.0%と80.1%パス@1を4Bと9Bベースモデルで達成している。
論文 参考訳（メタデータ） (2026-05-13T01:04:21Z) - AutoSiMP: Autonomous Topology Optimization from Natural Language via LLM-Driven Problem Configuration and Adaptive Solver Control [4.365822392824561]
AutoSiMPは、自然言語の構造的問題記述を手動で設定せずに検証されたバイナリトポロジーに変換する。
パイプラインは,(1)平易なプロンプトを幾何仕様に解析し,サポート,負荷,受動的領域,メッシュパラメータに解析するLLMベースのソルバ,(2)ソルバ対応DOFアレイ,力ベクトル,受動的要素マスクを生成する境界条件生成器,(3)3フィールドSIMPソルバ,およびHeavisideプロジェクションとプラグ可能な継続制御を備える。
論文 参考訳（メタデータ） (2026-03-27T21:23:44Z) - Resource-Efficient Iterative LLM-Based NAS with Feedback Memory [49.44875022114861]
ニューラルアーキテクチャサーチ(NAS)はネットワーク設計を自動化するが、従来の手法ではかなりの計算資源を必要とする。
本稿では,大規模言語モデル(LLM)を活用して,畳み込みニューラルネットワークアーキテクチャを反復的に生成し,評価し,洗練するクローズドループパイプラインを提案する。
論文 参考訳（メタデータ） (2026-03-12T16:00:22Z) - eSapiens's DEREK Module: Deep Extraction & Reasoning Engine for Knowledge with LLMs [10.667949307405983]
DEREKモジュールは異種コンテンツ(PDF、Office、Web)を取り込み、1000の重複チャンクに分割し、ハイブリッドHNSW+BM25ストアにインデックスする。
LangGraph検証器は引用重複を強制し、すべてのクレームが根拠となるまで回答を再生する。
すべてのコンポーネントはコンテナで動作し、エンドツーエンドのTLS 1.3とAES-256を強制する。
論文 参考訳（メタデータ） (2025-07-13T05:54:01Z) - QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation [51.393569044134445]
大きな言語モデル(LLM)は、強化学習と検証可能な報酬(RLVR)によって訓練され、明示的で自動化可能な検証を伴うタスクにおいてブレークスルーを達成した。
しかし、自然言語(NL)仕様からVerilogのようなハードウェア記述言語(HDL)を自動的に生成するRLVRの拡張には、3つの大きな課題がある。
本稿では,Verilog 生成 LLM をトレーニングするための RLVR フレームワークである CodeV-R1 を紹介する。
論文 参考訳（メタデータ） (2025-05-30T03:51:06Z) - LLM-Based Emulation of the Radio Resource Control Layer: Towards AI-Native RAN Protocols [28.04609776570199]
大型AIモデル(LAM)はAI-Native Air Interface(AI-AI)の重要な実現要因である
本稿では,デコーダのみのLAMを用いた無線リソース制御層の最初の標準準拠エミュレーションを提案する。
その結果,LSMをプロトコル対応推論で拡張すると,制御プレーンの手順を直接オーケストレーションできることがわかった。
論文 参考訳（メタデータ） (2025-05-22T15:55:56Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。