論文の概要: RVANNS: Mixed-Precision Indexing and Locality-Aware Graph Traversal on RISC-V
- arxiv url: http://arxiv.org/abs/2608.09077v1
- Date: Mon, 10 Aug 2026 03:27:04 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-11 19:16:37.067704
- Title: RVANNS: Mixed-Precision Indexing and Locality-Aware Graph Traversal on RISC-V
- Title（参考訳）: RVANNS:RISC-V上の混合精度インデックスと局所性を考慮したグラフトラバーサル
- Abstract要約: 本稿では,ベクトル表現とグラフ局所性を協調的に最適化するRVV指向ANNSエンジンであるRVANNSを提案する。
RVANNSは128ビットと256ビットのRVVプロセッサ上でのスカラー実行で3.39倍と4.94倍の高速化を実現している。
- 参考スコア（独自算出の注目度）: 20.959743890479242
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Approximate nearest neighbor search (ANNS) on CPUs is increasingly constrained by candidate-vector movement and decoding rather than peak arithmetic throughput. Although the RISC-V Vector Extension (RVV) provides vector-length-agnostic execution and LMUL-based register grouping, generic low-precision decoding still incurs conversion overhead, while irregular graph traversal generates scattered accesses that degrade cache locality and memory-level parallelism. We present RVANNS, an RVV-oriented ANNS engine that jointly optimizes vector representation and graph locality. Its Mixed-Precision Multi-Layer Index (MPMI) represents each vector with a dense 8-bit affine base and sparse FP16/FP32 residuals, fusing reconstruction with distance accumulation and aligning widening with LMUL-sized register groups. ROrder co-locates likely co-visited graph nodes and sorts remapped adjacency lists, transforming scattered payload probes into denser, predominantly forward-moving address streams. Integrated into Milvus, RVANNS achieves 3.39x and 4.94x speedups over scalar execution on real 128-bit and 256-bit RVV processors, respectively. Under controlled HNSW configurations, it improves throughput by 2.27--2.76x over RVV SIMD+FP32 and by 1.18--1.59x over the corresponding AVX-512 and SVE baselines. On Cohere10M, it further delivers 1.82--2.27x higher QPS/W than the evaluated GPU baselines.
- Abstract（参考訳）: CPU上の近似近傍探索(ANNS)は、ピーク演算のスループットではなく、候補ベクトルの動きと復号化によってますます制限されている。
RISC-Vベクトル拡張(RVV)はベクトル長に依存しない実行とLMULベースのレジスタグループ化を提供するが、一般的な低精度デコーディングは変換オーバーヘッドを発生させる一方、不規則なグラフトラバーサルはキャッシュの局所性とメモリレベルの並列性を低下させる分散アクセスを生成する。
本稿では,ベクトル表現とグラフ局所性を協調的に最適化するRVV指向ANNSエンジンであるRVANNSを提案する。
The Mixed-Precision Multi-Layer Index (MPMI) は、密度の高い8ビットアフィン塩基とスパースFP16/FP32残基を持つ各ベクトルを表現し、距離蓄積による再構成を融合させ、LMULサイズのレジスタグループと整列する。
ROrderは、おそらくコビジットされたグラフノードを共同配置し、並べ替えられた隣接リストをソートし、分散ペイロードプローブをより密度の高い、主に前方移動のアドレスストリームに変換する。
Milvusに統合されたRVANNSは、実際の128ビットと256ビットのRVVプロセッサ上でのスカラー実行よりも3.39倍と4.94倍の高速化を実現している。
制御されたHNSW構成では、RVV SIMD+FP32で2.27--2.76x、対応するAVX-512およびSVEベースラインで1.18--1.59xのスループットを改善する。
Cohere10Mでは、評価されたGPUベースラインよりも1.82--2.27倍高いQPS/Wを提供する。
関連論文リスト
- Scalable Optimal Transport Algorithm for Network Alignment [47.18609734795849]
我々は、最適なトランスポートベースのネットワークアライメントのためのスケーラブルでスポーシティ対応のフレームワークであるFastAlignを紹介する。
FastAlignは、元のOTの定式化を保存し、その計算を繰り返し発生する混合スパース線演算の集合として再解釈する。
我々の結果は、FastAlignが最先端のOTベースのメソッドに匹敵するアライメント品質を実現し、エンドツーエンドのランタイムを大幅に削減していることを示している。
論文 参考訳（メタデータ） (2026-07-11T21:30:10Z) - Aperon Technical Report: Hierarchical No-Pointer Tangent-Local Search for High-Dimensional Approximate Nearest Neighbors [0.0]
本稿では,Aperonベクトルメモリシステムのコアベクトルインデックスと候補生成フレームワークであるHNTLを提案する。
HNTLは、高次元空間を局所コヒーレント粒子に分割し、ベクトルを局所空間上の低次元接として表現することでこれを解決する。
論文 参考訳（メタデータ） (2026-06-07T20:06:29Z) - AQR-HNSW: Accelerating Approximate Nearest Neighbor Search via Density-aware Quantization and Multi-stage Re-ranking [1.2690814190593385]
本稿では,HNSWのスケーラビリティ向上のための3つの戦略を統合する新しいフレームワークであるAdaptive Quantization and Rerank HNSWを提案する。
AQR-HNSWは(1)密度対応適応量子化を導入し、距離関係を保ちながら4倍の圧縮を実現し、(2)不要な計算を35%削減するマルチステートリグレード、(3)アーキテクチャ全体にわたって16-64の演算を実現する量子化最適化SIMDの実装を導入している。
標準ベンチマークによる評価では、現在のHNSW実装よりも2.5-3.3倍高いクエリが、インデックスグラフの75%のメモリ削減と98%以上のリコールを維持している。
論文 参考訳（メタデータ） (2026-02-25T05:58:16Z) - Speedy MASt3R [68.47052557089631]
MASt3Rは、DUSt3Rを活用して高速な相互マッチング方式を導入することで、画像マッチングを3Dタスクとして再定義する。
高速MASt3Rは、精度を犠牲にすることなく、推論時間(画像ペアあたり198msから91ms)を54%削減する。
この進歩により、リアルタイムな3D理解が可能になり、複合現実ナビゲーションや大規模3Dシーン再構築といったアプリケーションに恩恵をもたらす。
論文 参考訳（メタデータ） (2025-03-13T03:56:22Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - Reduced Precision Floating-Point Optimization for Deep Neural Network
On-Device Learning on MicroControllers [15.37318446043671]
本稿では,MCUクラスデバイス上でのオンデバイス学習(ODL)プリミティブに対して,新しい精度最適化手法を提案する。
我々のアプローチは、シングルコアMCUのための既存のODLソフトウェアフレームワークよりも2桁以上高速である。
論文 参考訳（メタデータ） (2023-05-30T16:14:16Z) - Rapid Person Re-Identification via Sub-space Consistency Regularization [51.76876061721556]
Person Re-Identification (ReID) は、歩行者を分離したカメラで識別する。
実値特徴記述子を用いた既存のReID法は精度が高いが、ユークリッド距離計算が遅いため効率が低い。
本稿では,ReID 処理を 0.25 倍高速化するサブスペース一貫性規則化 (SCR) アルゴリズムを提案する。
論文 参考訳（メタデータ） (2022-07-13T02:44:05Z) - Efficient and Generic 1D Dilated Convolution Layer for Deep Learning [52.899995651639436]
幅広いパラメータをカバーする汎用的な1D畳み込み層の効率的な実装を紹介します。
特にIntel AVX-512とAVX-512 BFloat16命令を含むアーキテクチャ向けに最適化されている。
本稿では,最適化された1次元畳み込み層の性能を,実際のゲノミクスデータセットを用いたエンドツーエンドニューラルネットワークトレーニングで実証する。
論文 参考訳（メタデータ） (2021-04-16T09:54:30Z) - Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。
各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
論文 参考訳（メタデータ） (2020-04-12T13:18:25Z) - SPEC2: SPECtral SParsE CNN Accelerator on FPGAs [31.31419913907224]
我々は、スペクトルCNNを練習し、加速する最初の研究であるSPEC2を提案する。
スパースカーネルへの効率的なランダムアクセスが可能なFPGA上に最適化されたパイプラインアーキテクチャを設計する。
得られたアクセラレータは、VGG16の最先端FPGA実装と比較して最大24倍のスループットを実現している。
論文 参考訳（メタデータ） (2019-10-16T23:30:22Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。