論文の概要: Bern2Edge: A Neurosymbolic Compiler for Edge Deployment via Bernstein Polynomial Networks
- arxiv url: http://arxiv.org/abs/2608.20497v1
- Date: Thu, 20 Aug 2026 18:33:20 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-24 14:49:32.157264
- Title: Bern2Edge: A Neurosymbolic Compiler for Edge Deployment via Bernstein Polynomial Networks
- Title（参考訳）: Bern2Edge: Bernstein Polynomial Networksによるエッジデプロイメントのためのニューロシンボリックコンパイラ
- Abstract要約: Bern2Edgeは、リソース制約のあるエッジデバイスに高精度ニューラルネットワークをデプロイするエンドツーエンドフレームワークである。
最大2.12パーセンテージポイント(pp)の精度は、同じ圧縮制約下でReLUよりも向上する。
DSP使用率を最大89.0%削減し、総精度は1.5ppである。
- 参考スコア（独自算出の注目度）: 11.054417613130228
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Deploying high-accuracy neural networks on resource-constrained edge devices remains challenging, as existing approaches treat training, compression, and hardware synthesis as separate stages, leaving a gap between software-trained models and efficient end-to-end deployment with limited support for interpretability. We propose Bern2Edge, an end-to-end framework that uses knowledge distillation to convert a pretrained teacher feed-forward network into hardware-efficient representations via Bernstein polynomial activations. This representation enables two deployment paths: (i) a high-fidelity LUT-based realization that preserves model fidelity under compression, and (ii) a symbolic rule-based representation derived from Bernstein activation geometry, enabling interpretable inference with explicit input-space constraints. The resulting BNNs achieve up to 2.12 percentage-point (pp) accuracy improvement over ReLU under identical compression constraints. At the system level, Bern2Edge achieves up to 99.8% latency reduction and 95.2% BRAM reduction relative to a W8A8 quantized teacher on an AMD Xilinx KV260 FPGA, while maintaining accuracy within 0.5 pp, and further deploys on a low-power Spartan-7 XC7S15 FPGA. The rule-based path reduces DSP usage by up to 89.0% at a cost of 1.5 pp in total accuracy.
- Abstract（参考訳）: リソース制約のあるエッジデバイスに高精度なニューラルネットワークをデプロイすることは、既存のアプローチがトレーニング、圧縮、ハードウェア合成を別々のステージとして扱い、ソフトウェア訓練されたモデルと、解釈可能性に制限のある効率的なエンドツーエンドデプロイメントとのギャップを残しているため、依然として難しい。
本稿では,知識蒸留を用いて学習した教師のフィードフォワードネットワークを,ベルンシュタイン多項式アクティベーションを介してハードウェア効率の高い表現に変換するエンドツーエンドフレームワークBern2Edgeを提案する。
この表現は2つのデプロイメントパスを可能にします。
(i)圧縮下でモデル忠実性を保持する高忠実性LUTベースの実現、及び
(ii) ベルンシュタインの活性化幾何から導かれる記号規則に基づく表現で、明示的な入力空間制約による解釈可能な推論を可能にする。
得られたBNNは、同じ圧縮制約下でReLUに対して最大2.12ポイント(pp)の精度向上を達成する。
システムレベルでは、Bern2Edgeは最大99.8%のレイテンシ削減と、AMD Xilinx KV260 FPGA上のW8A8量子化教師と比較して95.2%のBRAM削減を実現し、0.5pp以内の精度を維持し、さらに低消費電力のSpartan-7 XC7S15 FPGAに展開している。
ルールベースパスはDSPの使用量を最大89.0%削減し、総精度は1.5ppである。
関連論文リスト
- SSDi8: Accurate and Efficient 8-bit Quantization for State Space Duality [49.80188257904718]
SSDi8は、構造化状態空間双対性(SSD)に特化して設計された最初のポストトレーニング量子化フレームワークである。
SSDi8は、チャネル変動のアクティベーションをコスト効率の点で適応的に定量化し、さらにレイテンシを低減する。
精度はFP16に匹敵するが、W4A8とW8A8の設定では1.4倍のスピードアップを実現している。
論文 参考訳（メタデータ） (2026-08-22T13:29:28Z) - BPDQ: Bit-Plane Decomposition Quantization on a Variable Grid for Large Language Models [56.504879072674015]
本稿では,ビットプレーンとスカラー係数による可変量子化グリッドを構成するビットプレーン分解量子化(BPDQ)を提案する。
BPDQは、1つのGTX 3090上でQwen2.5-72Bを83.85%のGSM8Kの精度で提供できる(ただし16ビットでは90.83%)。
論文 参考訳（メタデータ） (2026-02-04T02:54:37Z) - Tensor-Compressed and Fully-Quantized Training of Neural PDE Solvers [10.320585073024455]
本稿では,エッジデバイス上でのスケーラブルかつエネルギー効率の高いPINNトレーニングを実現するフレームワークを提案する。
この作業により、エッジデバイス上でリアルタイムのPDE解決が可能になり、大規模なエネルギー効率の高い科学計算の道を開くことができる。
論文 参考訳（メタデータ） (2025-12-10T00:00:34Z) - Range Asymmetric Numeral Systems-Based Lightweight Intermediate Feature Compression for Split Computing of Deep Neural Networks [5.186026342830856]
Splitコンピューティングは、リソース制約のあるエッジデバイスとクラウドサーバの間で、ディープニューラルネットワーク推論を分散する。
本研究では、非対称整数量子化とスパーステンソル表現を併用したレンジ非対称数値システム(rANS)の符号化を利用して、伝送オーバーヘッドを劇的に低減する新しい軽量圧縮フレームワークを提案する。
論文 参考訳（メタデータ） (2025-11-11T12:33:59Z) - Enabling Vibration-Based Gesture Recognition on Everyday Furniture via Energy-Efficient FPGA Implementation of 1D Convolutional Networks [11.481972015296812]
本研究では、低消費電力フィールドプログラマブルゲートアレイ(FPGA)上にコンパクトNNを展開させるエネルギー効率のよいソリューションを提案する。
我々は、複雑なスペクトル前処理を生波形入力に置き換え、複雑なオンボード前処理を不要とし、精度を犠牲にすることなく入力サイズを21倍削減する。
組み込みFPGAに適した2つの軽量アーキテクチャ(1D-CNNと1D-SepCNN)を設計し、パラメータを3億6900万から216に削減し、同等の精度を維持した。
論文 参考訳（メタデータ） (2025-10-27T09:30:36Z) - PLUM: Improving Inference Efficiency By Leveraging Repetition-Sparsity Trade-Off [2.326200609038491]
量子化とスパシティは、ハードウェア・ソフトウェア・インタフェースにおけるテンソル内の繰り返しとスパシティに変換する重要な技術である。
本稿では,反復スパーシティートレードオフの概念を導入し,推論時の計算効率を説明する。
本稿では、推論システムと量子化を統合し、繰り返しスパーシティトレードオフを利用する統一型協調設計フレームワークPLUMを提案する。
論文 参考訳（メタデータ） (2023-12-04T02:33:53Z) - Quantized Neural Networks for Low-Precision Accumulation with Guaranteed
Overflow Avoidance [68.8204255655161]
本稿では,推定時のアキュムレータの精度を下げる際に,数値オーバーフローを回避する量子化学習アルゴリズムを提案する。
本手法は,浮動小数点点ベースラインに対するモデル精度を維持しつつ,アキュムレータの精度を低減できることを示す。
論文 参考訳（メタデータ） (2023-01-31T02:46:57Z) - BiFSMNv2: Pushing Binary Neural Networks for Keyword Spotting to
Real-Network Performance [54.214426436283134]
Deep-FSMNのようなディープニューラルネットワークはキーワードスポッティング(KWS)アプリケーションのために広く研究されている。
我々は、KWS、すなわちBiFSMNv2のための強力で効率的なバイナリニューラルネットワークを提示し、それを実ネットワーク精度のパフォーマンスにプッシュする。
小型アーキテクチャと最適化されたハードウェアカーネルの利点により、BiFSMNv2は25.1倍のスピードアップと20.2倍のストレージ節約を実現できる。
論文 参考訳（メタデータ） (2022-11-13T18:31:45Z) - AdaBin: Improving Binary Neural Networks with Adaptive Binary Sets [27.022212653067367]
本稿では,重みとアクティベーションを共に1ビット値に分割したBNN(Binary Neural Networks)について検討する。
最適二元集合を適応的に得るために、AdaBin と呼ばれる単純で効果的なアプローチを提案する。
ベンチマークモデルとデータセットの実験結果は、提案されたAdaBinが最先端のパフォーマンスを達成可能であることを示している。
論文 参考訳（メタデータ） (2022-08-17T05:43:33Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - Learning N:M Fine-grained Structured Sparse Neural Networks From Scratch [75.69506249886622]
ディープニューラルネットワーク(DNN)におけるスパーシティは、資源制約された環境でモデルを圧縮し、加速するために広く研究されている。
本稿では,N:M細粒構造スパースネットワークのスクラッチからトレーニングを初めて行う。
論文 参考訳（メタデータ） (2021-02-08T05:55:47Z) - Second-Order Provable Defenses against Adversarial Attacks [63.34032156196848]
ネットワークの固有値が有界であれば、凸最適化を用いて$l$ノルムの証明を効率的に計算できることを示す。
認証精度は5.78%,44.96%,43.19%であった。
論文 参考訳（メタデータ） (2020-06-01T05:55:18Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。